EDA 技术

今日: 0|主题: 7656|帖子: 42676 收藏 (42)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] VCS 仿真报错，请大佬帮忙看看 ov nova AC 装逼大师 2023-10-5 23:07 0 11976
[FPGA] EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 EP4CE6 EP4CE6E22 ce gaochy1126 2023-9-1 16:06 1 13482
[Verilog HDL] Verilog几个这样的写法 verilo verilog gaochy1126 2023-8-31 23:01 1 11891
[Verilog HDL] verilog中符号位的扩展问题 verilo verilog gaochy1126 2023-8-31 22:24 0 11944
[Verilog HDL] verilog，有符号数的运算 verilo verilog gaochy1126 2023-8-31 22:23 0 12184
[Verilog HDL] verilog的结构化、数据流、行为级描述方式 verilo verilog 数据流 gaochy1126 2023-8-31 22:23 0 12272
[Verilog HDL] verilog中的基本数据类型端口 verilo verilog gaochy1126 2023-8-31 22:22 0 11899
[Verilog HDL] Verilog 模块例化 verilo verilog gaochy1126 2023-8-31 22:22 0 11941
[PADS] PADS和AD 哪个好用啊？ ...2 ADS pad pads xiaozhuzhudxb 2023-7-31 21:39 30 25381 5
[Verilog HDL] 简单测试文件编写编写 gaochy1126 2023-7-28 18:07 1 11905
[Verilog HDL] 测试文件 gaochy1126 2023-7-28 18:05 1 11869
[Verilog HDL] 有限状态机（FSM）有限状态机 gaochy1126 2023-7-28 18:04 1 12124
[Verilog HDL] 异步复位电路复位电路异步 gaochy1126 2023-7-28 18:03 1 11589
[FPGA] D触发器 D触发器触发触发器 gaochy1126 2023-7-28 18:02 1 10733
[Verilog HDL] 两路选择器 gaochy1126 2023-7-28 18:00 1 10625
[Verilog HDL] 全加器 gaochy1126 2023-7-28 17:58 1 10534
[Verilog HDL] 多bit逻辑门 gaochy1126 2023-7-28 17:57 1 10452
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 10599
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2023-7-28 17:54 2 10693
Altium Designer 怎样添加多个元器件型号？ sdwys 2023-7-27 09:52 1 10775
[protel] Altium Designer 原理图和PCB ECO 设置、电气规则检查、以及规则DRC错误排查？ Altium Design Designe QWE4562009 2023-7-21 16:30 0 10369
Altium Designer PG画铜皮 Altium Design Designe QWE4562009 2023-7-21 16:09 0 10219
[protel] ALTIUM DESIGNER原理图转ORCAD原理图 AD Altium CAD gaochy1126 2023-5-29 17:08 24 10888
[Verilog HDL] VERILOG语法之GENERATE Gen TE ge gaochy1126 2023-5-29 17:04 24 10691
[Verilog HDL] VERILOG实现串口传输UART UART verilo verilog gaochy1126 2023-5-29 17:02 32 10877
[Verilog HDL] VERILOG常见的误区 verilo verilog gaochy1126 2023-5-29 16:58 30 11069
[protel] 板框的定义 Design designer ig gaochy1126 2023-5-29 16:17 0 10957
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 10474
[Verilog HDL] ALWAYS语句电路 verilog verilo gaochy1126 2023-5-29 16:12 0 9797
[Verilog HDL] INOUT的使用 inout gaochy1126 2023-5-29 16:11 0 10020
[Verilog HDL] 编程规范——RESET Reset se 编程 gaochy1126 2023-5-29 16:10 0 9843
[Verilog HDL] FUNCTION —— VERILOG的函数 IO TI function gaochy1126 2023-5-29 16:09 0 9946
[Verilog HDL] 按键消抖边缘检测如图抖动 gaochy1126 2023-5-29 15:10 2 10012
[Verilog HDL] VERILOG寄存器 verilo verilog gaochy1126 2023-5-29 14:58 1 9586
[Verilog HDL] VERILOG实现异步FIFO FIFO verilo verilog gaochy1126 2023-5-29 14:55 1 9651
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2023-5-29 14:53 1 9432
[Verilog HDL] Verilog设计的可综合性与问题分析 verilo verilog gaochy1126 2023-5-29 14:49 3 9687
[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 9417
[Verilog HDL] VERILOG基础知识 verilo verilog 基础知识 gaochy1126 2023-5-29 14:38 3 8869
[Verilog HDL] verilog的signed类型有哪些? verilo verilog gaochy1126 2023-5-29 14:35 1 8128