本版专家: gaochy1126
今日: 0|主题: 7586|帖子: 42565 收藏 (42)
[protel] 关于AD9各种布线总结 attach_img
2022-9-30 16:35 0 1826
[cadence] PCB等长线设计 attach_img
2022-9-30 16:35 7 1875
[PADS] 求《Mentor Xpedition从零开始做工程之高速PCB设计》电子版 ! attach_img
2022-9-30 15:10 6 2641
[Verilog HDL] VHDL入门·解惑·经典实例·经验总结 attachment  ...2
2022-9-14 16:57 40 2924
[PADS] 原理图左下角有很多封装名称堆积 attach_img
2022-9-14 00:49 0 2063
[protel] PCB Layout设计速成书籍推荐--《Altium Designer PCB画板速成》 attach_img  ...23456..12
2022-9-12 15:19 235 66758
[protel] AltiumDesigner使用技巧 转发 attach_img  ...2
2022-8-31 22:33 41 2506
[protel] Altium Designer 原理图的绘制 attach_img  ...2
2022-8-31 22:30 43 2476
[protel] Altium designer快速入门心得(转) attach_img  ...2
2022-8-31 22:26 40 2519
[ISE] ISE14.7兼容性问题解决方案
2022-8-31 22:11 0 2202
[ISE] Vivado和ISE设计流程比较 attach_img
2022-8-31 22:07 0 2147
[FPGA] Xilinx的Vivado与ISE区别
2022-8-31 22:07 0 2221
[protel] PADS打开PCB文件时出现提示:发生严重的运行时错误 attach_img
2022-8-31 22:04 0 2275
[protel] PADS转AD的格式以及错误处理 attach_img
2022-8-31 22:03 0 2180
[protel] 如何用PADS打开AD的PCB文件 attach_img
2022-8-31 22:02 0 2217
[protel] PADS工程文件导入AD attach_img
2022-8-31 22:02 0 2164
[protel] 将Eagle电路图格式转换成Altium Designer格式
2022-8-31 22:01 0 2231
[protel] eagle打开的brd和sch转换为AD打开的原理图和PCB attach_img
2022-8-31 22:00 0 2128
[FPGA] IPC-9704标准丨PCB应力应变测试仪测试分析 新人帖
2022-8-31 20:07 1 2649
[Verilog HDL] Verilog 中 task的使用方法
2022-8-30 21:46 0 2105
[Verilog HDL] Verilog 循环语句 attach_img
2022-8-30 21:45 0 2112
[Verilog HDL] verilog的testbench
2022-8-30 21:45 0 2173
[FPGA] Testbench文件 attach_img
2022-8-30 21:44 0 2117
[protel] 层次化原理图的设计 attach_img
2022-8-30 21:40 2 2136
[CPLD] Altium Designer 常用快捷键
2022-8-30 21:36 0 2049
立创开源|可拼接点阵屏 attach_img
2022-8-30 21:24 2 2409
python文件打包成exe可执行文件
2022-8-25 14:43 0 2169
[Verilog HDL] Verilog知识大全 attach_img
2022-8-8 14:59 15 2637
10G以太网光接口的FPGA实现
2022-8-7 18:37 2 3384
[Verilog HDL] Verilog语法 attach_img
2022-7-31 21:30 5 2453
[Verilog HDL] Verilog HDL | 简介与基本语法 attach_img
2022-7-31 21:20 5 2386
[FPGA] PCB应力应变测试分析---IPC-9704基础
2022-7-9 14:46 0 2609
[Allegro] Allegro怎么从2层板添加层到4层板 attach_img
2022-6-30 21:48 38 2673
[cadence] 怎么避免信号之间的串扰问题 attach_img  ...2
2022-6-30 21:45 48 2719
[FPGA] Cadence/Allegro学习笔记 attach_img
2022-6-30 21:42 32 2707
[cadence] Allegro:绘制PCB attach_img
2022-6-30 21:34 29 2766
[cadence] 从Altium原理图迁移转换到Cadence attach_img
2022-6-30 21:31 25 2666
[Allegro] Allegro约束管理器的设置 attach_img
2022-6-30 20:47 1 2423
[Allegro] ALLEGRO 焊盘设计器菜单流程 attach_img
2022-6-30 20:39 0 2454
稳压二极管、发光二极管、光敏二极管 attach_img
2022-6-30 20:38 1 2439
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则