本版专家: gaochy1126
今日: 0|主题: 7709|帖子: 42939 收藏 (43)
[ISE] Modelsim安装与配置说明 attachment
2024-1-29 21:55 0 14643
[ISE] Vivado库编译与设置说明 attachment
2024-1-29 21:55 0 15549
[multisim] 编程图解入门教程 attachment
2024-1-29 21:54 0 14800
这两个EDA软件一样吗?
2024-1-29 21:53 1 15286
[protel] 探秘新一代电子EDA软件—TARGET 3001!值得一试!(附:安装说明)
2024-1-15 10:48 0 14790
[Allegro] 关于allegro光绘文件时丝印层的问题? attach_img
2023-12-12 11:55 2 15631
[FPGA] 1.Idelay 如何添加? attach_img
2023-12-5 15:14 1 13606
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 11091
[protel] Verilog中的运算符
2023-11-30 20:52 0 11203
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 11444
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 11414
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 11801
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 11285
[protel] Altium Designer 19使用问题之十三
2023-10-13 14:32 0 12382
[protel] Altium Designer 铺铜设置 要怎么设置才能使得边边角角 更圆滑 就是钝角一样 不尖锐 灌铜... attach_img
2023-10-11 18:21 0 12479
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 12425
[Verilog HDL] Verilog几个这样的写法
2023-8-31 23:01 1 12077
[Verilog HDL] verilog中符号位的扩展问题
2023-8-31 22:24 0 12169
[Verilog HDL] verilog,有符号数的运算
2023-8-31 22:23 0 12357
[Verilog HDL] verilog的结构化、数据流、行为级描述方式
2023-8-31 22:23 0 12448
[Verilog HDL] verilog中的基本数据类型
2023-8-31 22:22 0 12113
[Verilog HDL] Verilog 模块例化
2023-8-31 22:22 0 12115
[PADS] PADS和AD 哪个好用啊?  ...2
2023-7-31 21:39 30 26235
[Verilog HDL] 简单测试文件编写
2023-7-28 18:07 1 12006
[Verilog HDL] 测试文件
2023-7-28 18:05 1 11925
[Verilog HDL] 有限状态机(FSM)
2023-7-28 18:04 1 12158
[Verilog HDL] 异步复位电路
2023-7-28 18:03 1 11640
[FPGA] D触发器
2023-7-28 18:02 1 10906
[Verilog HDL] 两路选择器
2023-7-28 18:00 1 10708
[Verilog HDL] 全加器
2023-7-28 17:58 1 10653
[Verilog HDL] 多bit逻辑门
2023-7-28 17:57 1 10538
[Verilog HDL] 简单组合逻辑电路
2023-7-28 17:55 0 10746
[FPGA] Testbench的编写与应用
2023-7-28 17:54 2 10991
Altium Designer 怎样添加多个元器件型号?
2023-7-27 09:52 1 11007
[protel] Altium Designer 原理图和PCB ECO 设置、电气规则检查、以及规则DRC错误排查? attach_img
2023-7-21 16:30 0 10524
Altium Designer PG画铜皮 attach_img
2023-7-21 16:09 0 10400
[protel] ALTIUM DESIGNER原理图转ORCAD原理图
2023-5-29 17:08 24 11208
[Verilog HDL] VERILOG语法之GENERATE
2023-5-29 17:04 24 10952
[Verilog HDL] VERILOG实现串口传输UART
2023-5-29 17:02 32 11129
[Verilog HDL] VERILOG常见的误区
2023-5-29 16:58 30 11383
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则