EDA 技术

今日: 0|主题: 7861|帖子: 44173

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] FPGA入门教程 FPGA PGA AC gaochy1126 2025-11-29 22:07 0 521
[ISE] Vivado简明教程 Vivado vi AD gaochy1126 2025-11-29 22:06 0 523
[CPLD] 单片机与CPLD综合应用技术单片机应用技术 gaochy1126 2025-11-29 22:04 0 531
[cadence] Cadence教程 Cadence教程 AC gaochy1126 2025-11-26 16:28 28 9909
[FPGA] 深入浅出玩转fpga FPGA PGA AC gaochy1126 2025-10-29 20:18 22 4660
[ISE] ISE 14.7 安装教程及详细说明软件 se abi gaochy1126 2025-10-29 20:12 34 4361
[FPGA] Xilinx FPGA中COE文件格式详解 ADI Xilinx FPGA TI gaochy1126 2025-10-29 20:07 32 4366
verilog HDL实现中值滤波 HDL verilog 模块 gaochy1126 2025-10-29 20:01 34 4181
[ISE] Vivado 2019.2 安装教程设计 Vivado se gaochy1126 2025-10-29 19:56 30 4407
[FPGA] FPGA 实现视频和图像处理设计 FPGA 图像处理视频 gaochy1126 2025-10-28 09:46 0 4022
[FPGA] 基于NIOSII_IP核的VGA功能设计 ip核 NiosII VGA gaochy1126 2025-10-28 09:34 0 3985
[FPGA] VGA_IP_Core VGA ip gaochy1126 2025-10-28 09:32 0 3969
[cadence] Allegro_crack ALLEGRO ck AC gaochy1126 2025-10-28 09:30 0 4027
[cadence] Cadence教程 Cadence教程 AC 415 gaochy1126 2025-10-28 09:30 0 3979
[FPGA] 无毛刺的时钟切换电路时钟电路切换电路 gaochy1126 2025-9-28 19:43 34 7592
[FPGA] 学完基础的verilog语言后如何进一步学习fpga FPGA 设计 Verilog语言 gaochy1126 2025-9-28 19:41 36 7267
[FPGA] Verilog：有符号数加法器 RTL verilog 仿真 gaochy1126 2025-9-28 19:40 22 7060
[FPGA] 跨时钟异步处理（从快到慢）的Verilog代码 Latch 异步时钟 gaochy1126 2025-9-28 19:40 32 7193
[Verilog HDL] Verilog的边沿检测 RTL verilog 信号 gaochy1126 2025-9-28 19:39 32 7218
[FPGA] 嵌入式应用程序开发应用程序程序开发嵌入式应用 gaochy1126 2025-9-28 17:23 0 6852
[Quartus] TCP／IP技术大全 TCP ip技术 AC gaochy1126 2025-9-28 17:22 0 6777
[multisim] 如何约束设计的概念设计 AC 2440 gaochy1126 2025-9-28 17:22 0 6771
[cadence] 信号与系统分析 AC 2440 gaochy1126 2025-9-28 17:21 0 6857
[multisim] 锁相环(PLL)电路 PLL 电路 gaochy1126 2025-9-28 17:21 0 6924
[Verilog HDL] VHDL实用教程 HDL VHDL hd gaochy1126 2025-9-28 17:20 0 6797
[FPGA] 单片机C语言程序设计实训100例——基于8051 Proteus仿真 proteus仿真基于8051 单片机c语言 gaochy1126 2025-9-6 10:14 0 9299
[FPGA] 太空人天气时钟时钟 AC 437 gaochy1126 2025-9-6 10:12 0 8915
[FPGA] FPGA设计全流程 FPGA设计 AC gaochy1126 2025-8-30 22:21 33 9880
[cadence] allegro 16.5中文教程 ALLEGRO AC 16 gaochy1126 2025-8-30 22:20 30 9651
[Verilog HDL] 基于NIOSII_IP核的VGA功能设计 ip核 NiosII VGA gaochy1126 2025-8-30 22:19 27 9580

1 2 3 456 7 8 9 10 ... 263 / 263 页下一页

今日: 0|主题: 7861|帖子: 44173

快速发帖

浏览过的版块