本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7861|帖子: 44173

PH传感器的电压是如何转换为pH数值
2025-2-14 11:12 3 18492
[FPGA] 复杂组合逻辑电路
2024-12-31 08:37 0 13260
[Verilog HDL] 简单组合逻辑电路
2024-12-31 08:36 0 16237
[Verilog HDL] 基础逻辑门
2024-12-31 08:35 0 14703
[FPGA] 代码风格规范
2024-12-31 08:34 0 12134
[FPGA] Testbench 的编写与应用
2024-12-31 08:34 0 12345
[Verilog HDL] Verilog 语法入门
2024-12-31 08:33 0 13895
allegro灌铜怎么删除 attach_img
2024-12-31 08:29 1 12839
myoware传感器测试指导
2024-11-30 21:42 1 21146
[Verilog HDL] 哪个软件写verilog体验最好?
2024-11-30 21:37 0 16529
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较
2024-11-30 21:36 0 14829
[Verilog HDL] Verilog &与&&的区别
2024-11-30 21:33 0 14189
[Verilog HDL] Verilog中“=”和“<=”的区别
2024-11-30 21:33 0 13854
[Verilog HDL] 如何写好状态机_fpga_verilog
2024-11-30 21:32 0 14108
[Verilog HDL] 状态机实例
2024-11-30 21:32 0 13578
[Verilog HDL] 赋值运算符‘<=‘和‘=‘
2024-11-30 21:31 0 12879
[Verilog HDL] 非阻塞赋值
2024-11-30 21:30 0 12666
来求一个ep4ce6的定制板的PCB和原理图
2024-11-30 21:22 1 15518
课题指导-搭建HT的环境测试
2024-11-30 21:13 1 14755
[cadence] Cadence使用入门 attach_img
2024-11-30 08:49 9 15711
[protel] Verilog中的时间尺度与延迟
2024-11-30 08:48 1 14293
[protel] AltiumDesigner全版本安装包整理分享 转
2024-11-28 08:52 27 26768
[CPLD] Verilog语言与C语言的本质区别
2024-11-28 08:48 1 13492
[protel] 多图纸设计
2024-11-27 09:27 27 23571
[protel] 塔革特官方教学直播第二期:原理图的绘制 attach_img
2024-11-21 14:55 0 12493
[protel] 塔革特官方教学第一期:元器件及其库相关操作 attach_img
2024-11-8 11:29 0 13104
[FPGA] 寻找项目合作伙伴或者合伙人
2024-11-6 16:45 1 13278
[protel] 如何使用TARGET3001!创建异形焊盘的封装 attach_img
2024-10-17 10:48 0 13330
立创圆形拼板实例,如何用拼板功能制作
2024-9-29 20:33 2 17263
verilog并行语句有哪些
2024-9-29 10:04 1 19262
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部