EDA 技术

今日: 0|主题: 7825|帖子: 43894

1 ... 4 5 6 7 8910 11 12 13 ... 196 / 196 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] VERILOG语法之GENERATE Gen TE ge gaochy1126 2023-5-29 17:04 24 11407
[Verilog HDL] VERILOG实现串口传输UART UART verilo verilog gaochy1126 2023-5-29 17:02 32 11479
[Verilog HDL] VERILOG常见的误区 verilo verilog gaochy1126 2023-5-29 16:58 30 11911
[protel] 板框的定义 Design designer ig gaochy1126 2023-5-29 16:17 0 11723
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 11024
[Verilog HDL] ALWAYS语句电路 verilog verilo gaochy1126 2023-5-29 16:12 0 10200
[Verilog HDL] INOUT的使用 inout gaochy1126 2023-5-29 16:11 0 10583
[Verilog HDL] 编程规范——RESET Reset se 编程 gaochy1126 2023-5-29 16:10 0 10354
[Verilog HDL] FUNCTION —— VERILOG的函数 IO TI function gaochy1126 2023-5-29 16:09 0 10544
[Verilog HDL] 按键消抖边缘检测如图抖动 gaochy1126 2023-5-29 15:10 2 10494
[Verilog HDL] VERILOG寄存器 verilo verilog gaochy1126 2023-5-29 14:58 1 9919
[Verilog HDL] VERILOG实现异步FIFO FIFO verilo verilog gaochy1126 2023-5-29 14:55 1 9954
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2023-5-29 14:53 1 9880
[Verilog HDL] Verilog设计的可综合性与问题分析 verilo verilog gaochy1126 2023-5-29 14:49 3 10453
[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 9833
[Verilog HDL] VERILOG基础知识 verilo verilog 基础知识 gaochy1126 2023-5-29 14:38 3 9493
[Verilog HDL] verilog的signed类型有哪些? verilo verilog gaochy1126 2023-5-29 14:35 1 8424
[Verilog HDL] VERILOG 可综合和不可综合的理解 verilo verilog gaochy1126 2023-5-29 14:32 0 8890
[Allegro] 固定显示丝印层 ALLEGRO top luojx0821 2023-5-29 14:25 1 9250
[cadence] 求教orcad网表导出的一个问题 AD CAD OrCAD lpflfd 2023-5-28 22:18 0 9286
大家能否说一下PADS比AD好在那些地方 ...2 ADS pad pads sdwys 2023-4-20 15:53 20 20990
[PADS] 【原创连载】小关学pads 26.00 ...2 3 pads COM pc 关关 2023-4-20 15:50 41 11894
quartus综合时只将部分子模块中的乘法器用DSP实现 DSP实现 UL 胖子周二狗 2023-4-19 14:18 0 8925
[protel] jlc的元器件及封装导入AD20 AD 元器件器件 gaochy1126 2023-3-31 21:32 22 9339
[protel] Altium Designer中批量修改原理图元件中文本的字体、大小和颜色 Altium Design Designe gaochy1126 2023-3-31 21:27 24 10987
[protel] 等长线、蛇形线的设置 gaochy1126 2023-3-31 21:25 22 10143
[protel] DRC规则检查、错误、设置 rc gaochy1126 2023-3-31 20:59 24 12145
[cadence] PSpice for TI，运行长度差 1uS，运行结果差别很大。 FOR ICE PSPICE 玄德 2023-3-22 14:26 13 10758
[protel] ad19电气规则检查 AD ad19 电气 gaochy1126 2023-3-18 16:21 0 9128
[protel] PCB的泪滴化 PCB pc gaochy1126 2023-3-18 16:17 0 8624
[protel] Altium Designer系列：添加泪滴 Altium Design Designe gaochy1126 2023-3-18 16:15 0 8648
[protel] Altium Designer中等长线的一种典型画法 Altium Design Designe gaochy1126 2023-3-18 16:11 0 9045
[protel] Altium Designer软件绘制等长走线 Design des 软件 gaochy1126 2023-3-18 15:10 0 9470
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 8643
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 8819
[Verilog HDL] Verilog基本语法之wire和reg Wire verilo verilog gaochy1126 2023-3-18 12:55 0 8746
[protel] Altium Designer使用方法 Altium Design Designe gaochy1126 2023-3-14 16:24 10 11845
[protel] Altium Designer设计的小技巧 Altium Design Designe gaochy1126 2023-3-14 16:15 2 8658
Altium designer快速入门 Altium Design Designe gaochy1126 2023-3-14 15:55 5 8892
[protel] Altium Designer快捷键 Altium Design Designe gaochy1126 2023-3-14 15:45 1 7482

1 ... 4 5 6 7 8910 11 12 13 ... 196 / 196 页下一页

今日: 0|主题: 7825|帖子: 43894

快速发帖