EDA 技术

今日: 0|主题: 7815|帖子: 43801

1 ... 4 5 6 7 8910 11 12 13 ... 196 / 196 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] VERILOG寄存器 verilo verilog gaochy1126 2023-5-29 14:58 1 9908
[Verilog HDL] VERILOG实现异步FIFO FIFO verilo verilog gaochy1126 2023-5-29 14:55 1 9941
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2023-5-29 14:53 1 9872
[Verilog HDL] Verilog设计的可综合性与问题分析 verilo verilog gaochy1126 2023-5-29 14:49 3 10434
[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 9822
[Verilog HDL] VERILOG基础知识 verilo verilog 基础知识 gaochy1126 2023-5-29 14:38 3 9483
[Verilog HDL] verilog的signed类型有哪些? verilo verilog gaochy1126 2023-5-29 14:35 1 8409
[Verilog HDL] VERILOG 可综合和不可综合的理解 verilo verilog gaochy1126 2023-5-29 14:32 0 8875
[Allegro] 固定显示丝印层 ALLEGRO top luojx0821 2023-5-29 14:25 1 9246
[cadence] 求教orcad网表导出的一个问题 AD CAD OrCAD lpflfd 2023-5-28 22:18 0 9278
大家能否说一下PADS比AD好在那些地方 ...2 ADS pad pads sdwys 2023-4-20 15:53 20 20881
[PADS] 【原创连载】小关学pads 26.00 ...2 3 pads COM pc 关关 2023-4-20 15:50 41 11822
quartus综合时只将部分子模块中的乘法器用DSP实现 DSP实现 UL 胖子周二狗 2023-4-19 14:18 0 8909
[protel] jlc的元器件及封装导入AD20 AD 元器件器件 gaochy1126 2023-3-31 21:32 22 9291
[protel] Altium Designer中批量修改原理图元件中文本的字体、大小和颜色 Altium Design Designe gaochy1126 2023-3-31 21:27 24 10931
[protel] 等长线、蛇形线的设置 gaochy1126 2023-3-31 21:25 22 10085
[protel] DRC规则检查、错误、设置 rc gaochy1126 2023-3-31 20:59 24 12079
[cadence] PSpice for TI，运行长度差 1uS，运行结果差别很大。 FOR ICE PSPICE 玄德 2023-3-22 14:26 13 10729
[protel] ad19电气规则检查 AD ad19 电气 gaochy1126 2023-3-18 16:21 0 9111
[protel] PCB的泪滴化 PCB pc gaochy1126 2023-3-18 16:17 0 8612
[protel] Altium Designer系列：添加泪滴 Altium Design Designe gaochy1126 2023-3-18 16:15 0 8639
[protel] Altium Designer中等长线的一种典型画法 Altium Design Designe gaochy1126 2023-3-18 16:11 0 9026
[protel] Altium Designer软件绘制等长走线 Design des 软件 gaochy1126 2023-3-18 15:10 0 9440
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 8632
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 8808
[Verilog HDL] Verilog基本语法之wire和reg Wire verilo verilog gaochy1126 2023-3-18 12:55 0 8730
[protel] Altium Designer使用方法 Altium Design Designe gaochy1126 2023-3-14 16:24 10 11791
[protel] Altium Designer设计的小技巧 Altium Design Designe gaochy1126 2023-3-14 16:15 2 8638
Altium designer快速入门 Altium Design Designe gaochy1126 2023-3-14 15:55 5 8869
[protel] Altium Designer快捷键 Altium Design Designe gaochy1126 2023-3-14 15:45 1 7463
[protel] Altium Designer常用快捷键 Altium Design Designe gaochy1126 2023-3-14 15:43 0 7458
[protel] 如何把立创EDA上导出的原理图和封装导入AD的元件库 AD EDA 元件 gaochy1126 2023-3-14 15:28 0 8892
[protel] Altium Designer 下载及安装 Altium Design Designe gaochy1126 2023-3-14 15:11 1 7521
丝印转pdf，怎么让要显示的丝印图铺满整个纸张 pd niu3jin 2023-3-9 17:08 11 6042
[protel] PADS元件外框丝印元件 pads Bottom qiseqiu 2023-3-9 16:53 4 6521
[protel] Altium09的PCB界面中选中元器件时怎么选不中丝印标号了？ Altium PCB 元器件 xiaobinshenzhen 2023-3-9 16:50 8 9276
[protel] Protel 99 SE 画 PCB时，丝印层如何只显示零件位置，不显示零件参数？ PCB protel se luckay 2023-3-9 16:40 9 10291
[Quartus] Quartus II中的Waring UART gaochy1126 2023-2-28 22:35 0 6492
[Quartus] Quartus II 中 Verilog 常见警告/错误汇总 UART verilo gaochy1126 2023-2-28 22:34 1 7914
[FPGA] FPGA的管脚分配 FPGA PGA 管脚 gaochy1126 2023-2-28 22:33 3 5278

1 ... 4 5 6 7 8910 11 12 13 ... 196 / 196 页下一页

今日: 0|主题: 7815|帖子: 43801

快速发帖

浏览过的版块