EDA 技术

今日: 0|主题: 7656|帖子: 42676 收藏 (42)

1 ... 4 5 6 7 8910 11 12 13 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[cadence] Cadence Allegro如何铜皮进行外扩和内缩 AD ce gaochy1126 2022-6-30 15:47 0 2198
[cadence] orcad与Cadence Allegro的交互式操作 AD ce rc gaochy1126 2022-6-30 15:44 0 2147
[cadence] 产生Cadence Allegro的第三方网表 AD ce gaochy1126 2022-6-30 15:43 0 2239
[cadence] Cadence allegro16.5的使用技巧总结 AD Allegro16 ce gaochy1126 2022-6-30 15:42 0 2329
[cadence] Cadence allegro与Altium等软件的区别比较分析 AD TI ce gaochy1126 2022-6-29 17:37 0 2593
[Allegro] Allegro 使用技巧汇 ALLEGRO 使用 se gaochy1126 2022-6-22 17:20 5 3506
[Allegro] 用CADENCE打不开BRD，提示ERROR(SPHMHDB-238) hd hm cadence ilike2 2022-6-16 15:37 8 25838 1
pcb重新导入网络表问题 z994051 2022-6-15 14:53 1 3038
3V技巧和诀窍 AC Tianya283 2022-6-14 02:37 19 4190
解决AndroidStudio编译工程长时间卡在Gradle:Build model问题 AD AN IO gaochy1126 2022-6-7 23:21 0 2971
[Quartus] FPGA设计及QUARTUS II教程下载 ar FPGA设计 gaochy1126 2022-6-2 23:14 1 11415
[protel] protel99se快捷键大全 Prote ROTEL99SE TE gaochy1126 2022-6-1 13:00 2 3081
[protel] PCB过孔盖油和过孔开窗的区别 pc gaochy1126 2022-5-31 21:30 0 2845
[protel] protel 过孔（VIA）, 焊盘（pad）,钻孔区别 AD PA Prote gaochy1126 2022-5-31 21:29 0 2853
[FPGA] ISE_软件基本使用流程 se gaochy1126 2022-5-31 21:25 12 2901
[ISE] xilinx时序约束 gaochy1126 2022-5-31 21:12 1 2758
[ISE] ISE联合modelsim功能仿真和综合后仿真 models se 功能仿真 gaochy1126 2022-5-31 21:11 3 3048
[ISE] Linux环境下安装Xilinx ISE 14.6 se 环境 gaochy1126 2022-5-31 21:09 2 2838
[ISE] Xilinx ISE使用流程 se gaochy1126 2022-5-31 21:03 3 2825
百思不得其解！求助！使用multisim和LTspice两个软件仿真同一个电路，得到的结果却不相同？ Tj、杰兰特 2022-5-31 20:58 1 2841
[FPGA] Altera FPGA／CPLD设计基础篇 ...2 altera FPGA gaochy1126 2022-5-23 16:08 39 4060
[cadence] Pspice仿真报错求助潇洒毛 2022-5-21 17:05 0 2878
[FPGA] Quartus II调用modelsim ar models gaochy1126 2022-5-16 10:07 5 3475
[protel] 难得的Mentor EE2007入门教材，共195页，全面！！！ ...2 3 4 mentor AC xjsxjtu 2022-5-11 22:56 68 17408 48
0219、PROTEUS软件及教程资料 ...2 3 4 Proteus 软件 HID hobbye501 2022-5-8 13:58 71 31093
[protel] 元器件的间距与安装尺寸元器件引脚设计 gaochy1126 2022-4-30 19:56 0 3221
[protel] 元件的布局元件器件元器件 gaochy1126 2022-4-30 19:55 0 3067
[protel] 使用Protel99打印PCB图的技巧 Prote TE pc gaochy1126 2022-4-30 19:54 0 3186
[protel] PROTEL的常用快捷键 Prote TE 快捷键 gaochy1126 2022-4-30 19:54 0 4109
[protel] 如何在PCB文件中添加汉字和图形 PCB文件 pc TE gaochy1126 2022-4-30 19:54 0 3089
[protel] Altium Designer / Protel 发展历程 Prote TE TI gaochy1126 2022-4-30 19:52 0 4178
[protel] protel和Altium是什么关系？ Prote TE TI gaochy1126 2022-4-30 19:39 2 4400
[protel] Altium Designer库文件与Protel 99SE库文件转化 Prote TE TI gaochy1126 2022-4-30 19:39 1 4136
[cadence] allegro中10mil过孔 ALLEGRO TE se gaochy1126 2022-4-30 19:30 0 3151
[protel] PCB 18种特殊走线的画法与技巧 pc PCB 走线 gaochy1126 2022-4-30 19:28 12 3168
[cadence] Allegro 使用技巧使用 ALLEGRO ck gaochy1126 2022-4-30 19:23 2 3203
[FPGA] EDA软件国内外发展情况调研 EDA EDA软件 EDA设计爱电子的哥哥 2022-4-30 10:00 0 5477
[cadence] 新手请教一下，刚下完cadence打开capture CIS报错怎么解决？ cadence CAPTURE cis wpp8504 2022-3-31 23:56 1 3697
[Verilog HDL] 怎样理解Verilog中的assign？ ig verilo gaochy1126 2022-3-31 23:18 0 3258
[Verilog HDL] 学习Verilog的三个阶段转发 verilo gaochy1126 2022-3-31 23:17 0 3293