本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7835|帖子: 43985

[Verilog HDL] VERILOG语法之GENERATE
2023-5-29 17:04 24 11419
[Verilog HDL] VERILOG实现串口传输UART
2023-5-29 17:02 32 11492
[Verilog HDL] VERILOG常见的误区
2023-5-29 16:58 30 11961
[protel] 板框的定义
2023-5-29 16:17 0 11737
[Verilog HDL] VERILOG重点解析
2023-5-29 16:13 0 11029
[Verilog HDL] ALWAYS语句
2023-5-29 16:12 0 10209
[Verilog HDL] INOUT的使用
2023-5-29 16:11 0 10588
[Verilog HDL] 编程规范——RESET
2023-5-29 16:10 0 10359
[Verilog HDL] FUNCTION —— VERILOG的函数
2023-5-29 16:09 0 10552
[Verilog HDL] 按键消抖
2023-5-29 15:10 2 10513
[Verilog HDL] VERILOG寄存器
2023-5-29 14:58 1 9926
[Verilog HDL] VERILOG实现异步FIFO
2023-5-29 14:55 1 9963
[Verilog HDL] VERILOG分配语句
2023-5-29 14:53 1 9892
[Verilog HDL] Verilog设计的可综合性与问题分析
2023-5-29 14:49 3 10465
[Verilog HDL] VERILOG 除法器
2023-5-29 14:40 0 9849
[Verilog HDL] VERILOG基础知识
2023-5-29 14:38 3 9497
[Verilog HDL] verilog的signed类型有哪些?
2023-5-29 14:35 1 8437
[Verilog HDL] VERILOG 可综合和不可综合的理解 attach_img
2023-5-29 14:32 0 8897
[Allegro] 固定显示丝印层 新人帖 attach_img
2023-5-29 14:25 1 9262
[cadence] 求教orcad网表导出的一个问题 attach_img
2023-5-28 22:18 0 9296
大家能否说一下PADS比AD好在那些地方  ...2
2023-4-20 15:53 20 20928
[PADS] 【原创连载】小关学pads 编辑推荐 attach_img reward26.00 ...23
2023-4-20 15:50 41 11935
quartus综合时只将部分子模块中的乘法器用DSP实现
2023-4-19 14:18 0 8931
[protel] jlc的元器件及封装导入AD20
2023-3-31 21:32 22 9353
[protel] Altium Designer中批量修改原理图元件中文本的字体、大小和颜色
2023-3-31 21:27 24 11027
[protel] 等长线、蛇形线的设置
2023-3-31 21:25 22 10174
[protel] DRC规则检查、错误、设置
2023-3-31 20:59 24 12165
[cadence] PSpice for TI,运行长度差 1uS,运行结果差别很大。 attach_img
2023-3-22 14:26 13 10772
[protel] ad19电气规则检查
2023-3-18 16:21 0 9153
[protel] PCB的泪滴化
2023-3-18 16:17 0 8637
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部