本版专家: gaochy1126
今日: 0|主题: 7696|帖子: 42846 收藏 (43)
KiCAD之输出生产文件 新人帖 attach_img
2022-2-21 14:27 0 3841
FPGA控制DDS输出调频信号时,频谱仪上只出来一个下限值(正
2022-2-15 11:39 7 4390
robei EDA工具
2022-2-14 08:42 0 3026
[protel] Altium_Designer_Beta_19.1.4(网盘分享+**)
2022-2-12 11:13 6 3467
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材 新人帖
2022-2-11 22:42 0 3012
国产替代风起,嘉立创EDA打破海外巨头垄断 新人帖 attach_img
2022-2-11 15:14 2 5688
[CPLD] 请问大家一般用什么型号的CPLD,比较好买的
2022-2-10 10:14 2 5337
[ISE] VIVADO约束向导
2022-1-30 16:49 0 2828
[ISE] VIVADO CORDIC IP核
2022-1-30 16:48 0 3421
[ISE] VIVADO抓取信号
2022-1-30 16:47 0 2889
[ISE] vivado IP核调用
2022-1-30 16:39 3 2840
[ISE] 提升Vivado编译速度
2022-1-30 16:38 0 2619
[Quartus] Quartus II 管脚分配
2022-1-30 16:36 3 3085
[ISE] Vivado管脚定义方法
2022-1-30 16:34 2 2921
[FPGA] Modelsim与ISE/Vivado联合仿真相关设置
2022-1-30 16:33 1 2710
[ISE] Vivado联合modelsim仿真
2022-1-30 16:21 2 2585
[ISE] vivado保存debug波形
2022-1-30 16:20 1 2559
[FPGA] vivado 时序约束
2022-1-30 16:19 1 2905
[FPGA] Vivado HLS 程序优化
2022-1-30 16:17 4 2821
[ISE] Vivado Simulator基本操作
2022-1-30 16:14 2 2896
[ISE] 安装vivado
2022-1-30 16:13 1 2489
[ISE] Vivado中如何将配置程序固化到FLASH
2022-1-30 16:12 1 2835
[FPGA] FPGA的基本工作原理 Xilinx和Altera对比 attach_img
2022-1-27 22:15 0 2619
[FPGA] Altera的FPGA的AS、PS和Jtag配置模式的区别
2022-1-27 22:14 0 2495
[cadence] Orcad PSpice教程 attachment
2022-1-27 21:19 0 2805
[FPGA] Verilog硬件描述语言参考手册 attach_img
2022-1-27 20:44 1 2693
[cadence] 不用重新走线快速修改差分线参数的方法
2022-1-23 15:34 0 3069
[multisim] 基于Multisim14仿真的简易信号发生器 转 attach_img  ...2
2021-12-31 20:57 42 3882
[multisim] Protues 8.6 详细安装步骤 attach_img  ...2
2021-12-31 20:01 41 4150
[FPGA] Vivado ECO实例教程 attach_img  ...2
2021-12-31 19:58 44 3975
[FPGA] Vivado常见问题集锦 转发 attach_img  ...2
2021-12-31 19:57 41 3705
[multisim] Proteus仿真入门之LED点灯 attach_img  ...2
2021-12-31 19:43 42 4224
[FPGA] vivado三种常用IP核的调用 attach_img
2021-12-31 19:21 0 2539
[FPGA] 解决ubuntu16.04中vivado Docnav无法打开的问题
2021-12-31 19:20 0 3877
[FPGA] 关于Xilinx Docnav 使用这些事 attach_img
2021-12-31 19:19 0 2417
[FPGA] Vivado神器之DocNav attach_img
2021-12-31 19:18 0 2436
[FPGA] VIVADO常见警告、错误及解决方法
2021-12-31 19:16 0 4349
[FPGA] vivado综合常见报错 attach_img
2021-12-31 19:16 0 2467
[FPGA] Modelsim独立仿真Vivado Clocking Wizard IP Core attach_img
2021-12-31 19:15 0 2598
[FPGA] Tcl在Vivado中的使用
2021-12-31 19:14 0 3048
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则