本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7825|帖子: 43892

三星流行手机电路图 attachment
2022-11-17 10:26 3 2985
[cadence] cadence操作常用快捷键
2022-10-31 23:14 1 3118
[cadence] Cadence电路原理图全部变成黄色如何解决? attach_img
2022-10-31 23:12 1 3064
[cadence] Cadence数模混合仿真方法及技巧 attach_img
2022-10-31 23:10 5 3977
[cadence] inverter的版图验证 attach_img
2022-10-31 23:08 6 2619
[protel] 有哪些值得推荐的EDA工具? attach_img
2022-10-31 23:02 1 2798
请教一下DDR2的信号问题
2022-10-23 10:49 13 7753
[protel] 电路板的布线设计 attach_img
2022-9-30 16:50 18 3419
[protel] pcb布线规则
2022-9-30 16:42 3 2429
[protel] Altium Designer PCB各层的含义 attach_img
2022-9-30 16:37 2 2796
[protel] 关于AD9各种布线总结 attach_img
2022-9-30 16:35 0 2262
[cadence] PCB等长线设计 attach_img
2022-9-30 16:35 7 2734
[PADS] 求《Mentor Xpedition从零开始做工程之高速PCB设计》电子版 ! attach_img
2022-9-30 15:10 6 3731
[Verilog HDL] VHDL入门·解惑·经典实例·经验总结 attachment  ...2
2022-9-14 16:57 40 4697
[PADS] 原理图左下角有很多封装名称堆积 attach_img
2022-9-14 00:49 0 2387
[protel] AltiumDesigner使用技巧 转发 attach_img  ...2
2022-8-31 22:33 41 3883
[protel] Altium Designer 原理图的绘制 attach_img  ...2
2022-8-31 22:30 43 4683
[protel] Altium designer快速入门心得(转) attach_img  ...2
2022-8-31 22:26 40 4302
[ISE] ISE14.7兼容性问题解决方案
2022-8-31 22:11 0 3016
[ISE] Vivado和ISE设计流程比较 attach_img
2022-8-31 22:07 0 2523
[FPGA] Xilinx的Vivado与ISE区别
2022-8-31 22:07 0 2823
[protel] PADS打开PCB文件时出现提示:发生严重的运行时错误 attach_img
2022-8-31 22:04 0 3668
[protel] PADS转AD的格式以及错误处理 attach_img
2022-8-31 22:03 0 2720
[protel] 如何用PADS打开AD的PCB文件 attach_img
2022-8-31 22:02 0 3012
[protel] PADS工程文件导入AD attach_img
2022-8-31 22:02 0 2734
[protel] 将Eagle电路图格式转换成Altium Designer格式
2022-8-31 22:01 0 3030
[protel] eagle打开的brd和sch转换为AD打开的原理图和PCB attach_img
2022-8-31 22:00 0 2482
[FPGA] IPC-9704标准丨PCB应力应变测试仪测试分析 新人帖
2022-8-31 20:07 1 3154
[Verilog HDL] Verilog 中 task的使用方法
2022-8-30 21:46 0 2604
[Verilog HDL] Verilog 循环语句 attach_img
2022-8-30 21:45 0 2482
[Verilog HDL] verilog的testbench
2022-8-30 21:45 0 2732
[FPGA] Testbench文件 attach_img
2022-8-30 21:44 0 2622
[protel] 层次化原理图的设计 attach_img
2022-8-30 21:40 2 2781
[CPLD] Altium Designer 常用快捷键
2022-8-30 21:36 0 2616
立创开源|可拼接点阵屏 attach_img
2022-8-30 21:24 2 3084
python文件打包成exe可执行文件
2022-8-25 14:43 0 2965
[Verilog HDL] Verilog知识大全 attach_img
2022-8-8 14:59 15 3355
10G以太网光接口的FPGA实现
2022-8-7 18:37 2 4385
[Verilog HDL] Verilog语法 attach_img
2022-7-31 21:30 5 3201
[Verilog HDL] Verilog HDL | 简介与基本语法 attach_img
2022-7-31 21:20 5 2954
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部