EDA 技术

今日: 0|主题: 7696|帖子: 42846 收藏 (43)

1 ... 12 13 14 151617 18 19 20 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] 基于FPGA的伪随机序列发生器设计方案伪随机序列 FPGA 发生器 gaochy1126 2021-7-31 20:24 1 6942
[FPGA] Xilinx 7系列FPGA管脚是如何定义的？ XILINX FPGA 管脚 gaochy1126 2021-7-31 20:22 0 8591
[FPGA] 基于FPGA的FFT算法硬件实现 ...2 硬件实现 FPGA fft算法 gaochy1126 2021-7-31 20:19 41 9755
[FPGA] 基于模型设计的HDL代码自动生成技术综述 ...2 HDL代码模型 FPGA gaochy1126 2021-7-31 20:17 46 11674
[FPGA] ISE软件的安装与启动 ...2 ise软件 XILINX AC gaochy1126 2021-7-31 20:15 46 9449
[FPGA] FPGA图像处理开发流程 ...2 图像处理 FPGA 软件 gaochy1126 2021-7-31 20:12 44 8763
[FPGA] 时钟约束 ...2 时钟电路 TI gaochy1126 2021-7-31 20:10 46 8334
[FPGA] Xilinx 7系列FPGA器件管脚原理图设计说明管脚 FPGA器件原理图 gaochy1126 2021-7-30 18:39 0 8860
[FPGA] 异步FIFO的FPGA实现 FPGA实现时钟 gaochy1126 2021-7-30 18:06 5 7348
[FPGA] FIFO解析攻略 FIFO 时钟读写 gaochy1126 2021-7-30 18:02 2 8724
[FPGA] cpld和fpga的区别 FPGA 编程 gaochy1126 2021-7-30 17:58 0 9806
[ISE] xilinx vivado xdc约束语法 Vivado dc XILINX gaochy1126 2021-7-30 17:56 0 8416
[Quartus] 约束及配置工程时序引脚时钟 gaochy1126 2021-7-30 17:55 1 7637
[Quartus] quartus II关于时钟约束 ar 时钟 gaochy1126 2021-7-30 17:51 0 8624
[protel] Cadence+SPB+15.7工程实例入门 ...2 3 CAD cadence ce gaochy1126 2021-7-9 11:51 68 21665 1
[FPGA] 注册截图 xiaoma333 2021-7-6 10:55 0 13270
[Verilog HDL] 夏宇闻-Verilog经典教程 verilog AC 信号处理 gaochy1126 2021-7-6 09:36 1 9028
[FPGA] FPGA实现循环冗余校验CRC ...2 FPGA实现 AC gaochy1126 2021-7-5 16:45 45 14468
使用VHDL设计的QuartusⅡ仿真详细资料说明 ...2 hd VHDL设计 gaochy1126 2021-6-30 21:59 35 12164
[Quartus] QUARTUS II中IP核的调用方法 ...2 ip ip核 gaochy1126 2021-6-30 21:54 23 16477
[Quartus] Quartus.II调用ModelSim仿真实例 ...2 models modelsim gaochy1126 2021-6-30 21:50 23 13087
[Quartus] Synplify和QuartusⅡ逻辑锁设计流程 ...2 ar Synplify gaochy1126 2021-6-30 21:47 22 15178
[ISE] Xilinx Vivado的使用详细介绍 --创建工程、编写代码、行... ...2 代码 XILINX Vivado gaochy1126 2021-6-30 21:44 25 12903
[cadence] Cadence从原理图到PCB ...2 cadence PCB 原理图 selongli 2021-6-30 08:21 36 14464
[FPGA] FPGA基础--绘制时序图 FPGA 时序图信号 gaochy1126 2021-6-29 21:06 0 9958
[Quartus] ModelSim仿真波形保存 modelsim 仿真 pen gaochy1126 2021-6-29 21:05 0 9897
[ISE] Xilinx FIFO IP介绍 FIFO ip XILINX gaochy1126 2021-6-29 20:59 0 10211
Vivado学习之创建工程的全部流程 Vivado TE nex gaochy1126 2021-6-29 20:56 0 10718
[ISE] Vivado裸机工程搭建教程 Vivado AC 软件 gaochy1126 2021-6-29 20:48 0 9663
[FPGA] 基于FPGA的以太网数据传输硬件 FPGA 硬件以太网 gaochy1126 2021-6-29 20:43 0 9899
[ISE] 基于vivado的ECO的实现方法 Vivado AN GB gaochy1126 2021-6-29 20:41 1 10228
[ISE] vivado使用方法 Vivado AC ST gaochy1126 2021-6-29 20:37 1 8357
[FPGA] Xilinx FPGA设计专家(基础篇) FPGA设计 XILINX AC gaochy1126 2021-6-25 21:25 0 9096
[Quartus] Quartus II中管脚上拉电阻应该如何设置 ar 管脚 gaochy1126 2021-6-25 21:19 0 10452
[Quartus] Quartusll的图形输入项目创建教程 ar UART gaochy1126 2021-6-25 21:18 0 9800
[Quartus] Quartus II中Tsu/Tco的约束方法 tc tc gaochy1126 2021-6-25 21:16 0 10014
[FPGA] 西门子 whyypei 2021-6-25 12:45 0 10247
[protel] PCB封装库网站使用 PCB封装库 zcr111 2021-6-24 13:01 1 11407
[PADS] 电子工程师高端PCB设计工具：20种完全免费的PCB设计必备工具电子工程师 pcb设计软件华秋DFM 2021-6-24 12:56 9 8377
【活动贴】华为公司印制电路板(PCB)设计规范 ...2 PCB 华为公司印制电路板 feihong777 2021-6-21 14:47 29 11689