本版专家: gaochy1126
今日: 0|主题: 7656|帖子: 42676 收藏 (42)
测评 避免枯燥工作,解放低效时间 attach_img
2021-6-18 15:51 0 6455
[FPGA] 西门子活动 新人帖 attach_img
2021-6-16 17:02 0 6377
关于AD637在cadence仿真中的使用 新人帖
2021-6-16 16:10 0 7181
IEC 62321-7-2:2017和IEC 62321-8:2017
2021-6-15 22:22 0 18125
SignalTap II——基本使用和高级技巧 分享 attach_img
2021-6-14 22:38 0 5576
[protel] 在实际工作中设计产品的元器件选型的问题?
2021-6-7 13:20 0 5311
[FPGA] 为什么我设计的PCB都很少出错,而他们设计的PCB,经常出错 attach_img
2021-6-2 15:58 0 5397
[PADS] 硬件工程师需要知道的DFM可制造性设计 attach_img
2021-6-1 16:20 0 5700
[PADS] 经验|硬件工程师与PCB槽孔斗智斗勇的故事 attach_img
2021-5-31 18:31 2 4685
[protel] cadence pspice仿真实例教程 attachment agree  ...2345
2021-5-31 18:18 85 30954
[Allegro] 用这个方法检查分析PCB,助你一版成功 attach_img
2021-5-31 17:21 0 4085
[Verilog HDL] 利用Verilog-HDL实现基于FPGA的分频方法 attachment  ...2
2021-5-31 15:19 31 6354
Xilinx与Altera的FPGA区别  ...2
2021-5-30 22:37 44 5495
[FPGA] ALTLVDS_TX核外部pll模式调试  ...2
2021-5-30 22:33 43 5293
[protel] PCB设计如何消除电磁干扰? attach_img  ...2
2021-5-30 22:30 41 5045
[protel] pcb板快速抄板的步骤教程 attach_img  ...2
2021-5-30 22:26 42 5645
[protel] EAGLE的PCB文件转成PROTEL格式PCB文件 attach_img  ...2
2021-5-30 22:23 43 5639
[FPGA] FPGA FIFO注意细节
2021-5-29 07:59 0 3885
[Quartus] Altera FPGA程序固化
2021-5-29 07:58 1 4278
[FPGA] FPGA生成JIC方法
2021-5-29 07:55 1 4060
[Quartus] Quartus II 原理图输入设计 attach_img
2021-5-29 07:51 0 4074
使用锁相环(PLL)IP核
2021-5-29 07:43 3 4608
[FPGA] 简易仿真教程
2021-5-29 07:37 0 3162
Quartus II调用modelsim仿真 attach_img
2021-5-29 07:36 2 3130
[Quartus] Quartus II 功能仿真设置流程 attach_img
2021-5-29 07:32 2 2994
[Quartus] QuartusII13.0使用教程详解 attach_img
2021-5-29 07:30 3 3486
[Quartus] EDA技术常用的软件有哪些
2021-5-29 07:25 0 3548
[protel] protel中PCB板大小的自定义方法
2021-5-28 21:45 0 2892
[FPGA] Protel99库添加助手使用方法 attach_img
2021-5-28 21:41 1 3315
PCB设计布线如何做好电磁兼容设计?
2021-5-28 21:35 0 2791
[protel] PCB layout设计技巧大放送 attach_img
2021-5-28 21:34 0 2900
[protel] PCB设计软件Protel99 SE建立PCB文件的方法 attach_img
2021-5-28 21:32 0 2942
[protel] Protel99 SE 转Gerber Files的详细流程 attach_img
2021-5-28 21:28 1 3067
[FPGA] PCB设计时高深的设计隐患 attach_img
2021-5-25 16:35 0 2837
[Allegro] 讨论 | 解决PCB设计难题,痛击风险漏洞 attach_img
2021-5-21 17:04 0 2818
[PADS] 【PCB设计】作为PCB工程师你绝对不能忽略这一点 attach_img
2021-5-17 15:52 0 2938
[protel] 华为PCB的设计规范资料 attachment
2021-5-12 10:35 2 2829
FPGA Verilog开发实战指南基于Xilinx Spartan6 attachment  ...2
2021-5-11 20:17 42 5141
[PADS] PADS做好封装后画原理图添加元件时出错求指点!
2021-5-6 14:23 2 5810
[FPGA] IP核在FPGA设计中的作用 转载 attach_img  ...2
2021-4-30 22:01 42 4861
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则