EDA 技术

今日: 0|主题: 7825|帖子: 43892

1 ... 10 11 12 131415 16 17 18 ... 196 / 196 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] 元器件的间距与安装尺寸元器件引脚设计 gaochy1126 2022-4-30 19:56 0 3637
[protel] 元件的布局元件器件元器件 gaochy1126 2022-4-30 19:55 0 3291
[protel] 使用Protel99打印PCB图的技巧 Prote TE pc gaochy1126 2022-4-30 19:54 0 3487
[protel] PROTEL的常用快捷键 Prote TE 快捷键 gaochy1126 2022-4-30 19:54 0 4803
[protel] 如何在PCB文件中添加汉字和图形 PCB文件 pc TE gaochy1126 2022-4-30 19:54 0 3390
[protel] Altium Designer / Protel 发展历程 Prote TE TI gaochy1126 2022-4-30 19:52 0 5021
[protel] protel和Altium是什么关系？ Prote TE TI gaochy1126 2022-4-30 19:39 2 5190
[protel] Altium Designer库文件与Protel 99SE库文件转化 Prote TE TI gaochy1126 2022-4-30 19:39 1 5296
[cadence] allegro中10mil过孔 ALLEGRO TE se gaochy1126 2022-4-30 19:30 0 3662
[protel] PCB 18种特殊走线的画法与技巧 pc PCB 走线 gaochy1126 2022-4-30 19:28 12 3719
[cadence] Allegro 使用技巧使用 ALLEGRO ck gaochy1126 2022-4-30 19:23 2 3975
[FPGA] EDA软件国内外发展情况调研 EDA EDA软件 EDA设计爱电子的哥哥 2022-4-30 10:00 0 5958
[cadence] 新手请教一下，刚下完cadence打开capture CIS报错怎么解决？ cadence CAPTURE cis wpp8504 2022-3-31 23:56 1 4028
[Verilog HDL] 怎样理解Verilog中的assign？ ig verilo gaochy1126 2022-3-31 23:18 0 3544
[Verilog HDL] 学习Verilog的三个阶段转发 verilo gaochy1126 2022-3-31 23:17 0 3744
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2022-3-31 23:16 0 3582
[FPGA] Verilog语法入门 verilo gaochy1126 2022-3-31 23:15 0 3663
[FPGA] Modelsim-Altera 仿真 TE models gaochy1126 2022-3-31 23:14 1 4007
[FPGA] quartusii各种仿真概念 ar gaochy1126 2022-3-31 23:12 0 3406
[multisim] quartus II输入原理图及仿真步骤 models ST TE gaochy1126 2022-3-31 23:09 1 4891
[FPGA] Quartus II辅助工具_RTL Viewer使用方法 ar vi gaochy1126 2022-3-31 23:04 0 7001
[FPGA] Qspi_flash上电启动zynq应用工程 pi gaochy1126 2022-3-31 23:02 2 3254
[ISE] 程序固化到SD卡/FLASH sd gaochy1126 2022-3-31 23:00 6 3138
[FPGA] FPGA的flash板卡程序擦除与固化 gaochy1126 2022-3-31 22:58 3 3745
[Quartus] quartus中flash固化 ar gaochy1126 2022-3-31 22:56 1 3415
[FPGA] FPGA生成JIC方法 ic gaochy1126 2022-3-31 22:55 2 3035
[FPGA] FPGA（UART） ar gaochy1126 2022-3-31 22:52 0 2740
[FPGA] FPGA LVDS ar tuf gaochy1126 2022-3-31 22:50 1 3159
[Quartus] Quartus II调用modelsim无缝仿真 ar models gaochy1126 2022-3-31 22:46 3 3004
[multisim] 如何将TI网站的OPA365的PSpice模型导入Multisim 12.0 multisim PSPICE模型 notguru 2022-3-31 11:17 4 5581
[cadence] Cadence(allegro)中文教程 ALLEGRO cadence AC wangdezhi 2022-3-25 22:49 12 8297
[FPGA] Altera FPGA CPLD设计(基础篇) altera FPGA gaochy1126 2022-3-15 23:04 2 3059
[Quartus] quartus ii 13版本中文注释乱码解决办法 Notepad pad gaochy1126 2022-3-15 12:54 1 4598
[cadence] 原理图绘制沐阳子 2022-3-10 14:57 0 2496
[Verilog HDL] verilog中assign和always@()的区别和值得注意 gaochy1126 2022-2-27 18:11* 0 2942
[Verilog HDL] Verilog的几个简单语法 AD verilo gaochy1126 2022-2-27 18:10 0 3017
使用assign还是always ig gaochy1126 2022-2-27 18:04 0 2980
[Verilog HDL] Verilog指令_assign用法 ig verilo gaochy1126 2022-2-27 18:04 0 3072
[Quartus] Quartus II的管脚分配 ar gaochy1126 2022-2-27 15:33 0 4097
[Quartus] Quartus II自动添加管脚分配 ar gaochy1126 2022-2-27 15:32 0 3104

1 ... 10 11 12 131415 16 17 18 ... 196 / 196 页下一页

今日: 0|主题: 7825|帖子: 43892

快速发帖