EDA 技术

今日: 0|主题: 7696|帖子: 42846 收藏 (43)

1 ... 10 11 12 131415 16 17 18 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] 时钟约束 ...2 时钟 ge ck gaochy1126 2021-10-31 22:07 46 8440
[FPGA] Xilinx Zynq 7000 FSBL启动分析（一）转 ...2 XILINX zynq AC gaochy1126 2021-10-31 22:05 46 8040
[FPGA] Xilinx 7系列FPGA Multiboot介绍 ...2 XILINX boot Multi gaochy1126 2021-10-31 21:57 43 8322
[FPGA] 了解FPGA之Xilinx 7系列 ...2 FPGA XILINX 器件 gaochy1126 2021-10-31 21:53 43 6618
[FPGA] 3分钟快速认识Zynq开发 zynq sd ps gaochy1126 2021-10-30 18:23 0 5533
[FPGA] ZYNQ的启动原理和配置 zynq ROM ps gaochy1126 2021-10-30 18:22 0 4807
[FPGA] Zynq之uart软件配置 ar UART 软件 gaochy1126 2021-10-30 18:22 0 4497
[FPGA] IIC驱动 IIC驱动 ev gaochy1126 2021-10-30 18:21 0 4544
[FPGA] Linux操作系统移植移植 Linux操作系统 boot gaochy1126 2021-10-30 18:21 3 4996
[FPGA] 通过 XDC 使用数据初始化 Block RAM dc ck gaochy1126 2021-10-30 18:18 0 4509
使用ALLEGRO SI仿真时的警告怎么消除 zslw 2021-10-27 16:13 0 6082
[protel] 发一个静电*，pcb格式 PCB pc go flyingplus 2021-10-26 21:17* 8 5694
[FPGA] proteus的问题 Proteus TE proteu 比神乐 2021-10-25 09:50 0 4946
[FPGA] Zynq上IIC驱动 IIC驱动 zynq gaochy1126 2021-10-23 20:56 0 5494
[ISE] 增量编译（Incremental Compile）提高Vivado编译效率 Vivado Compile 编译 gaochy1126 2021-10-23 20:49 0 5574
[FPGA] 使用Vivado IDE IDE Vivado AC gaochy1126 2021-10-23 20:49 0 5617
[FPGA] max_fanout命令的正确打开方式 AN 网络 TE gaochy1126 2021-10-23 20:43 0 5645
[FPGA] 如何在批模式下运行 Vivado 仿真器？仿真器 Vivado SIM gaochy1126 2021-10-23 20:42 0 5658
[FPGA] Zynq-7000 ARM端MIO的使用 fm ARM Zynq-7000 gaochy1126 2021-10-23 20:32 2 5571
[FPGA] Vivado 综合崩溃调试指南调试 Vivado TI gaochy1126 2021-10-23 20:24 3 5713
[ISE] Vivado中Debug的操作方式 BUG Vivado AC gaochy1126 2021-10-23 20:05 0 5469
[FPGA] IO延时约束转 IO ck se gaochy1126 2021-10-23 20:03 0 5151
[FPGA] xilinx vivado 下载链接分享 vitis vivado 2020.1 ...2 TI XILINX Vivado gaochy1126 2021-10-23 19:22 39 9219
[cadence] CADENCE视频教程 ...2 3 4 5 CAD cadence 视频教程 lzmm 2021-10-20 15:00 83 17195 9
PADS设定自动删除多余走线 ADS pad pads vitohu 2021-10-11 17:43 1 12187
proteus Proteus TE proteu luzhg0338 2021-10-3 20:34 0 7394
[Quartus] Altera——NCO IP核详解转 ...2 altera ip核 AC gaochy1126 2021-9-28 23:26 47 16548
[ISE] 使用Debug Cores（ILA）在线调试 ...2 BUG gaochy1126 2021-9-28 23:26 46 13626
[ISE] Vivado中使用debug工具步骤与调试技巧 ...2 BUG Vivado 调试 gaochy1126 2021-9-28 23:26 42 13854
[Verilog HDL] Verilog与VHDL的混合模块例化 ...2 verilog VHDL AC gaochy1126 2021-9-28 23:14 40 14213
[ISE] Vivado基础学习之 SystemGenerator ...2 Vivado generator System gaochy1126 2021-9-28 23:11 42 13858
[FPGA] Vivado中debug用法 BUG Vivado AC gaochy1126 2021-9-28 16:05 1 9573
[ISE] vivado广泛使用，ISE已过时？转 se Vivado FPGA gaochy1126 2021-9-28 15:20 0 9771
[multisim] LogiSim工具 logisim 电路 AC gaochy1126 2021-9-28 15:16 1 9951
FPGA基础知识基础知识 FPGA AC gaochy1126 2021-9-28 15:09 1 11531
[FPGA] 有限状态机有限状态机建模 mealy gaochy1126 2021-9-28 15:07 1 9639
[ISE] Vivado安装和使用 vivado安装 AC ST gaochy1126 2021-9-28 15:05 1 8334
[Verilog HDL] Verilog hdl与VHDL混用详解 verilog VHDL AC gaochy1126 2021-9-28 14:43 2 9867
[Verilog HDL] reg、wire、always语法转 Wire 触发 ST gaochy1126 2021-9-28 13:52 1 9348
[Verilog HDL] verilog HDL中wire和reg类型的区别 Wire verilog HDL gaochy1126 2021-9-28 13:45 1 8918