本版专家: gaochy1126
今日: 0|主题: 7696|帖子: 42846 收藏 (43)
[FPGA] Vivado下如何阅读时序报告 attach_img
2021-12-31 19:12 0 2398
[FPGA] HDL/XDC中设置综合属性
2021-12-31 19:12 0 2484
[FPGA] Vivado开发流程 attach_img
2021-12-31 19:09 1 2519
[FPGA] Vivado下载很慢的解决办法 attach_img
2021-12-31 19:03 0 4114
[FPGA] Quartus和Vivado简单教程 转 attach_img
2021-12-30 23:59 0 3401
[multisim] roteus8.6学单片机系列-工程建立 attach_img
2021-12-30 23:55 0 2566
[multisim] Multisim电路仿真 attach_img
2021-12-30 23:53 0 2862
[multisim] Multisim仿真入门教程 attach_img
2021-12-30 23:51 0 2534
[Verilog HDL] VHDL语言100例详解 attachment agree  ...23456..7
2021-12-30 23:48 124 35688
倾情回馈——大量verilog设计资料 attachment agree  ...2
2021-12-30 23:45 38 7782
[cadence] Cadence16.5pspice教程全集 attachment agree  ...2345
2021-12-30 23:41 123 22419
[Allegro] Allegro合集  ...234
2021-12-28 11:47 72 19480
[PADS] PADS Router 建立差分对被拒,因为网络中存在铜箔/覆铜/平面层
2021-12-25 09:57 1 5123
[multisim] 抬升电压被放大怎么办 attach_img
2021-11-29 21:14 0 3168
Allegro 快捷键设置(二) attach_img
2021-11-28 20:52 0 3668
[FPGA] 设置allegro的快捷键
2021-11-28 20:52 0 3343
Allegro PCB
2021-11-28 20:46 6 7817
[protel] Allegro PCB 转 PADS Layout attach_img
2021-11-28 20:44 2 3373
[protel] allegro和ad9之间的转换
2021-11-28 20:42 1 3938
[protel] allegro封装制作 attach_img
2021-11-28 20:41 3 3245
[FPGA] Vivado固化至SPI Flash attach_img
2021-11-28 20:39 0 3116
[FPGA] vivado烧写bin文件到flash 中 attach_img
2021-11-28 20:38 0 2860
[FPGA] 几款开源RISC-V处理器
2021-11-28 20:31 0 3194
[FPGA] 要让RISC-V跑起来究竟需要多大的FPGA?
2021-11-28 20:29 0 3224
[FPGA] 使用vivado生成.mcs文件并固化到flash的操作 attach_img
2021-11-28 20:28 1 3110
[FPGA] Vivado两种生成、固化烧录文件 attach_img
2021-11-28 20:25 2 3526
[ISE] 关于ISE与win8和win10不兼容性解决办法
2021-11-28 20:21 0 2883
[ISE] ISE14.7安装教程(转) attach_img
2021-11-28 20:20 1 3378
[ISE] ISE14.7下载链接
2021-11-28 20:19 0 2708
[FPGA] ISE14.7使用教程 attach_img
2021-11-28 20:17 5 3774
[FPGA] 如何运用Altium Designer拼板? attach_img
2021-11-28 20:04 1 3346
[multisim] 四层板的拼版方法 attach_img
2021-11-28 20:03 0 3007
[protel] Altium Designer之拼板设计笔记 转 attach_img
2021-11-28 20:00 0 3671
[protel] 在Altium Designer 进行PCB设计的拼板操作 attach_img
2021-11-28 19:59 1 3176
[protel] Altium Designer之DRC检查学习笔记 attach_img  ...2
2021-11-23 13:19 52 19744
PADS原理图下一个元器件对应多个PCB封装导出封装不对 attach_img
2021-11-17 11:24 3 8726
IC测试座/IC老化座/IC烧写座(IC Test & Burn-In sockets)
2021-11-11 15:04 1 5876
[cadence] cadence导入网表出现大量警告问题
2021-11-3 09:28 0 4692
[protel] 今天升级win10后,protel99se 原理图打不开了 新人帖
2021-11-1 14:58 14 22769
[FPGA] ZYNQ Linux操作系统移植说明文档 attach_img  ...2
2021-10-31 22:08 47 7501
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则