EDA 技术

今日: 0|主题: 7675|帖子: 42749 收藏 (43)

1 ... 9 10 11 121314 15 16 17 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] vivado烧写bin文件到flash 中 AD vi gaochy1126 2021-11-28 20:38 0 2849
[FPGA] 几款开源RISC-V处理器 AC 开源 RISC-V处理器 gaochy1126 2021-11-28 20:31 0 3115
[FPGA] 要让RISC-V跑起来究竟需要多大的FPGA？ FPGA RISC-V TE gaochy1126 2021-11-28 20:29 0 3168
[FPGA] 使用vivado生成.mcs文件并固化到flash的操作 AD vi Vivado gaochy1126 2021-11-28 20:28 1 3059
[FPGA] Vivado两种生成、固化烧录文件 AD vi Vivado gaochy1126 2021-11-28 20:25 2 3432
[ISE] 关于ISE与win8和win10不兼容性解决办法 cw se win8 gaochy1126 2021-11-28 20:21 0 2869
[ISE] ISE14.7安装教程（转） AC se ISE14.7 gaochy1126 2021-11-28 20:20 1 3311
[ISE] ISE14.7下载链接 progra se ISE14.7 gaochy1126 2021-11-28 20:19 0 2690
[FPGA] ISE14.7使用教程 TI ig pc gaochy1126 2021-11-28 20:17 5 3689
[FPGA] 如何运用Altium Designer拼板？ TI ig Altium gaochy1126 2021-11-28 20:04 1 3283
[multisim] 四层板的拼版方法 AC PCB pc gaochy1126 2021-11-28 20:03 0 2981
[protel] Altium Designer之拼板设计笔记转 AC TI ig gaochy1126 2021-11-28 20:00 0 3606
[protel] 在Altium Designer 进行PCB设计的拼板操作 pc ig TI gaochy1126 2021-11-28 19:59 1 3154
[protel] Altium Designer之DRC检查学习笔记 ...2 rc Altium rc gaochy1126 2021-11-23 13:19 52 19569
PADS原理图下一个元器件对应多个PCB封装导出封装不对 robin_chen559 2021-11-17 11:24 3 8685
IC测试座/IC老化座/IC烧写座(IC Test & Burn-In sockets) IC测试 TEST lingmei 2021-11-11 15:04 1 5768
[cadence] cadence导入网表出现大量警告问题 cadence ni warning 1057265189 2021-11-3 09:28 0 4666
[protel] 今天升级win10后，protel99se 原理图打不开了 Protel99SE 原理图 win10 风云ljh 2021-11-1 14:58 14 22658
[FPGA] ZYNQ Linux操作系统移植说明文档 ...2 移植 Linux操作系统 zynq gaochy1126 2021-10-31 22:08 47 7452
[FPGA] 时钟约束 ...2 时钟 ge ck gaochy1126 2021-10-31 22:07 46 8388
[FPGA] Xilinx Zynq 7000 FSBL启动分析（一）转 ...2 XILINX zynq AC gaochy1126 2021-10-31 22:05 46 7990
[FPGA] Xilinx 7系列FPGA Multiboot介绍 ...2 XILINX boot Multi gaochy1126 2021-10-31 21:57 43 8302
[FPGA] 了解FPGA之Xilinx 7系列 ...2 FPGA XILINX 器件 gaochy1126 2021-10-31 21:53 43 6536
[FPGA] 3分钟快速认识Zynq开发 zynq sd ps gaochy1126 2021-10-30 18:23 0 5468
[FPGA] ZYNQ的启动原理和配置 zynq ROM ps gaochy1126 2021-10-30 18:22 0 4758
[FPGA] Zynq之uart软件配置 ar UART 软件 gaochy1126 2021-10-30 18:22 0 4490
[FPGA] IIC驱动 IIC驱动 ev gaochy1126 2021-10-30 18:21 0 4523
[FPGA] Linux操作系统移植移植 Linux操作系统 boot gaochy1126 2021-10-30 18:21 3 4960
[FPGA] 通过 XDC 使用数据初始化 Block RAM dc ck gaochy1126 2021-10-30 18:18 0 4487
使用ALLEGRO SI仿真时的警告怎么消除 zslw 2021-10-27 16:13 0 6064
[protel] 发一个静电*，pcb格式 PCB pc go flyingplus 2021-10-26 21:17* 8 5686
[FPGA] proteus的问题 Proteus TE proteu 比神乐 2021-10-25 09:50 0 4931
[FPGA] Zynq上IIC驱动 IIC驱动 zynq gaochy1126 2021-10-23 20:56 0 5471
[ISE] 增量编译（Incremental Compile）提高Vivado编译效率 Vivado Compile 编译 gaochy1126 2021-10-23 20:49 0 5531
[FPGA] 使用Vivado IDE IDE Vivado AC gaochy1126 2021-10-23 20:49 0 5569
[FPGA] max_fanout命令的正确打开方式 AN 网络 TE gaochy1126 2021-10-23 20:43 0 5604
[FPGA] 如何在批模式下运行 Vivado 仿真器？仿真器 Vivado SIM gaochy1126 2021-10-23 20:42 0 5648
[FPGA] Zynq-7000 ARM端MIO的使用 fm ARM Zynq-7000 gaochy1126 2021-10-23 20:32 2 5538
[FPGA] Vivado 综合崩溃调试指南调试 Vivado TI gaochy1126 2021-10-23 20:24 3 5632
[ISE] Vivado中Debug的操作方式 BUG Vivado AC gaochy1126 2021-10-23 20:05 0 5405