EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

1 ... 9 10 11 121314 15 16 17 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[cadence] 不用重新走线快速修改差分线参数的方法 pc PCB 仿真飞之天之飞 2022-1-23 15:34 0 3125
[multisim] 基于Multisim14仿真的简易信号发生器转 ...2 AC TI multisim14 gaochy1126 2021-12-31 20:57 42 4070
[multisim] Protues 8.6 详细安装步骤 ...2 AD PROTUES AC gaochy1126 2021-12-31 20:01 41 4232
[FPGA] Vivado ECO实例教程 ...2 AD vi gaochy1126 2021-12-31 19:58 44 4058
[FPGA] Vivado常见问题集锦转发 ...2 AC AD vi gaochy1126 2021-12-31 19:57 41 3898
[multisim] Proteus仿真入门之LED点灯 ...2 Prote TE proteu gaochy1126 2021-12-31 19:43 42 4356
[FPGA] vivado三种常用IP核的调用 AD ip vi gaochy1126 2021-12-31 19:21 0 2568
[FPGA] 解决ubuntu16.04中vivado Docnav无法打开的问题 AD adv vi gaochy1126 2021-12-31 19:20 0 4000
[FPGA] 关于Xilinx Docnav 使用这些事 gaochy1126 2021-12-31 19:19 0 2444
[FPGA] Vivado神器之DocNav AD vi gaochy1126 2021-12-31 19:18 0 2451
[FPGA] VIVADO常见警告、错误及解决方法 AD vi gaochy1126 2021-12-31 19:16 0 4589
[FPGA] vivado综合常见报错 AD vi gaochy1126 2021-12-31 19:16 0 2495
[FPGA] Modelsim独立仿真Vivado Clocking Wizard IP Core AC AD ar gaochy1126 2021-12-31 19:15 0 2619
[FPGA] Tcl在Vivado中的使用 AD tc vi gaochy1126 2021-12-31 19:14 0 3134
[FPGA] Vivado下如何阅读时序报告 AD vi gaochy1126 2021-12-31 19:12 0 2417
[FPGA] HDL/XDC中设置综合属性 AD dc hd gaochy1126 2021-12-31 19:12 0 2521
[FPGA] Vivado开发流程 AD vi gaochy1126 2021-12-31 19:09 1 2547
[FPGA] Vivado下载很慢的解决办法 AD vi gaochy1126 2021-12-31 19:03 0 4207
[FPGA] Quartus和Vivado简单教程转 AD ar vi gaochy1126 2021-12-30 23:59 0 3489
[multisim] roteus8.6学单片机系列-工程建立 AD TE 单片机 gaochy1126 2021-12-30 23:55 0 2580
[multisim] Multisim电路仿真 TI multisim 电路仿真 gaochy1126 2021-12-30 23:53 0 2890
[multisim] Multisim仿真入门教程 TI multisim仿真 AC gaochy1126 2021-12-30 23:51 0 2574
[Verilog HDL] VHDL语言100例详解 ...2 3 4 5 6..7 vhdl语言基础知识 hellonihao 2021-12-30 23:48 124 36219
倾情回馈——大量verilog设计资料 ...2 verilog verilo Verilog语言 seaboy6 2021-12-30 23:45 38 7998
[cadence] Cadence16.5pspice教程全集 ...2 3 4 5 cadence16.5 PSPICE 仿真 Three_water 2021-12-30 23:41 123 22705 58
[Allegro] Allegro合集 ...2 3 4 ALLEGRO HID IDE hobbye501 2021-12-28 11:47 72 19757 56
[PADS] PADS Router 建立差分对被拒，因为网络中存在铜箔/覆铜/平面层 pads router 网络 xilibubo2 2021-12-25 09:57 1 5169
[multisim] 抬升电压被放大怎么办 AC 电压仿真 2287312853 2021-11-29 21:14 0 3192
Allegro 快捷键设置（二）快捷键 ALLEGRO ck gaochy1126 2021-11-28 20:52 0 3728
[FPGA] 设置allegro的快捷键快捷键 ALLEGRO se gaochy1126 2021-11-28 20:52 0 3389
Allegro PCB pc PCB ALLEGRO gaochy1126 2021-11-28 20:46 6 7935
[protel] Allegro PCB 转 PADS Layout AC AD PA gaochy1126 2021-11-28 20:44 2 3404
[protel] allegro和ad9之间的转换 AC AD ALLEGRO gaochy1126 2021-11-28 20:42 1 4022
[protel] allegro封装制作 ALLEGRO 元件 gaochy1126 2021-11-28 20:41 3 3289
[FPGA] Vivado固化至SPI Flash AD pi vi gaochy1126 2021-11-28 20:39 0 3183
[FPGA] vivado烧写bin文件到flash 中 AD vi gaochy1126 2021-11-28 20:38 0 2893
[FPGA] 几款开源RISC-V处理器 AC 开源 RISC-V处理器 gaochy1126 2021-11-28 20:31 0 3267
[FPGA] 要让RISC-V跑起来究竟需要多大的FPGA？ FPGA RISC-V TE gaochy1126 2021-11-28 20:29 0 3277
[FPGA] 使用vivado生成.mcs文件并固化到flash的操作 AD vi Vivado gaochy1126 2021-11-28 20:28 1 3185
[FPGA] Vivado两种生成、固化烧录文件 AD vi Vivado gaochy1126 2021-11-28 20:25 2 3611