本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7835|帖子: 43985

[FPGA] quartus如何调用modelsim attach_img
2022-2-27 15:31 2 3582
[protel] 使用protel电路设计软件设计高速PCB
2022-2-27 15:29 1 2524
[FPGA] Quartus工程建立 attachment
2022-2-27 15:27 0 2988
[FPGA] Quartus.II调用ModelSim仿真实例 attachment
2022-2-27 15:26 0 2656
[Verilog HDL] verilog中阻塞赋值和非阻塞赋值的区别 attach_img
2022-2-27 15:13 2 2644
[FPGA] 为FPGA选择最合适的电源管理 attach_img
2022-2-27 15:11 2 2467
[FPGA] 基于模型设计的HDL代码自动生成 attach_img
2022-2-27 15:09 2 3325
[Verilog HDL] FIFO解析攻略
2022-2-27 15:08 1 2258
[Quartus] LogicLock逻辑锁定工具使用技巧 attach_img
2022-2-27 15:07 0 2418
[FPGA] 基于FPGA的FFT算法硬件实现 attach_img
2022-2-27 15:04 0 2788
[Quartus] Quartus II的使用技巧之: 约束及配置工程 attach_img
2022-2-27 15:03 1 4199
[FPGA] Quartus II软件基础介绍 attach_img
2022-2-27 15:02 0 3205
[FPGA] Quartus II添加器件库方法 attach_img
2022-2-27 15:00 0 3958
[Quartus] Quartus II 使用详解 attach_img
2022-2-27 14:57 3 2823
[FPGA] Xilinx FPGA设计专家(基础篇) attach_img
2022-2-24 14:10 1 12152
KiCAD之输出生产文件 新人帖 attach_img
2022-2-21 14:27 0 4610
FPGA控制DDS输出调频信号时,频谱仪上只出来一个下限值(正
2022-2-15 11:39 7 4722
robei EDA工具
2022-2-14 08:42 0 3252
[protel] Altium_Designer_Beta_19.1.4(网盘分享+**)
2022-2-12 11:13 6 3639
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材 新人帖
2022-2-11 22:42 0 3166
国产替代风起,嘉立创EDA打破海外巨头垄断 新人帖 attach_img
2022-2-11 15:14 2 6291
[CPLD] 请问大家一般用什么型号的CPLD,比较好买的
2022-2-10 10:14 2 5687
[ISE] VIVADO约束向导
2022-1-30 16:49 0 2967
[ISE] VIVADO CORDIC IP核
2022-1-30 16:48 0 4025
[ISE] VIVADO抓取信号
2022-1-30 16:47 0 3725
[ISE] vivado IP核调用
2022-1-30 16:39 3 3043
[ISE] 提升Vivado编译速度
2022-1-30 16:38 0 2782
[Quartus] Quartus II 管脚分配
2022-1-30 16:36 3 3547
[ISE] Vivado管脚定义方法
2022-1-30 16:34 2 3186
[FPGA] Modelsim与ISE/Vivado联合仿真相关设置
2022-1-30 16:33 1 2961
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部