本版专家: gaochy1126
今日: 0|主题: 7709|帖子: 42939 收藏 (43)
Verilog教程之数字集成电路设计 attachment
2021-2-28 09:56 0 801
[FPGA] 如何实现FPGA门延时 attachment
2021-2-28 09:52 0 1221
Verilog HDL的基础知识详细概述 attachment
2021-2-28 09:51 0 936
[Verilog HDL] EDA技术实用教程VHDL第五版 attachment
2021-2-25 21:44 0 1255
[Verilog HDL] VHDL硬件描述语言 attachment
2021-2-25 21:36 0 835
[Verilog HDL] VHDL数字电路设计教程 attachment
2021-2-25 21:36 0 706
[Verilog HDL] EDA资料 attachment
2021-2-25 21:30 0 386
[FPGA] EDA技术与VHDL attachment
2021-2-25 21:27 0 917
allegro 使用技巧(1)
2021-2-22 21:41 10 1046
转载:Protel99SE在WIN7导入库【File is not recongnized】助手 attach_img
2021-2-22 21:30 6 1030
[Allegro] Cadence Allegro软件操作速成实战100讲-免费分享 attachment  ...23456..7
2021-2-3 16:46 124 22020
[FPGA] 从零开始走进FPGA世界 attachment  ...2
2021-1-30 21:10 63 2145
[FPGA] 高性能FPGA的典型应用 attachment  ...2
2021-1-30 20:57 47 2366
[ISE] Xilinx Vivado软件石皮解方法 attach_img  ...2
2021-1-30 20:41 40 2315
[multisim] Multisim-实用基础教程 attachment  ...2
2021-1-28 14:37 26 3773
[multisim] 电路仿真软件Multisim-11.0安装使用教程及** attachment
2021-1-28 14:36 3 1583
[FPGA] 基于FPGA的嵌入式图像处理系统设计 attachment
2021-1-28 14:28 14 1598
[FPGA] FPGA的硬件基础教程 attachment
2021-1-28 12:47 0 409
[FPGA] CPLD和FPGA的配置与下载的详细资料说明 attachment
2021-1-28 12:46 0 1192
[Verilog HDL] FPGA产生基于LFSR的伪随机数 attach_img
2021-1-28 11:22 0 495
Verilog 浮点数运算模块 attachment
2021-1-28 11:17 0 473
[FPGA] Modelsim使用方法 转 attach_img
2021-1-28 10:28 0 518
[ISE] 一个完整的vivado工程搭建 attach_img
2021-1-28 10:07 0 608
[ISE] Vivado 安装及其石皮解 转 attach_img
2021-1-28 10:06 0 1351
[PADS] 华为内部精品_终端互连PCB设计规范(88页),PCB设计非常有用  ...234
2021-1-26 13:20 77 19696
FPGA选型时的速度等级参数介绍 attach_img
2021-1-25 14:15 0 470
[Verilog HDL] VHDL语言的详细讲解学习课件 attachment
2021-1-25 13:46 0 514
[FPGA] Xilinx 7系列FPGA选择资源的技术参考指南 attachment
2021-1-25 13:44 0 678
[PADS] 有人用过PADS9.5的HyperLynx做电路仿真 吗 ? attach_img
2021-1-22 10:20 6 6035
[Allegro] ALLEGRO快速换层技巧
2021-1-21 17:48 1 1109
[Allegro] Allegro中设置开窗的方法 (转) attach_img
2021-1-21 17:25 1 2525
[Allegro] Allegro16.6拼版
2021-1-21 17:13 12 6351
[multisim] modelsim详细使用教程 attachment
2021-1-19 13:14 0 564
[Quartus] modelsim_v6.5入门教程 attachment
2021-1-19 13:14 0 382
[FPGA] FPGA设计实战 attachment
2021-1-19 13:11 0 365
经验分享:如何选购FPGA 开发板
2021-1-15 18:24 16 8638
[Allegro] allegro封装生成器(转帖)
2021-1-3 18:24 3 2053
[Verilog HDL] Verilog HDL数字设计与综合(第二版) attachment  ...2
2020-12-31 21:11 40 1756
[Verilog HDL] Verilog HDL程序设计实例详解 attachment  ...2
2020-12-31 21:06 40 2058
[Verilog HDL] Verilog的135个经典设计实例 attachment  ...2
2020-12-31 21:02 40 1800
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则