EDA 技术

今日: 0|主题: 7656|帖子: 42676 收藏 (42)

1 ... 2 3 4 5 678 9 10 11 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[ISE] Vivado常见问题集锦 Wire 信号数据类型 gaochy1126 2022-12-29 22:04 0 1499
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2022-12-29 22:01 0 1393
[Verilog HDL] 2-4线译码器译码译码器 gaochy1126 2022-12-29 21:59 0 1499
[Verilog HDL] 3-8线译码器译码译码器 gaochy1126 2022-12-29 21:58 1 1528
[Verilog HDL] 四选一多路选择器多路选择器 gaochy1126 2022-12-29 21:57 1 1568
[Verilog HDL] SR触发器触发触发器 gaochy1126 2022-12-29 21:56 0 1499
QUARTUS波形仿真教程 UART 仿真 gaochy1126 2022-12-29 21:48 2 1311
[ISE] HDL/XDC中设置综合属性 HDL dc hd gaochy1126 2022-12-29 21:27 8 1299
[ISE] VIVADO 综合属性 ASYNC_REG = “TRUE“ AD Vivado vi gaochy1126 2022-12-29 21:25 1 1150
[protel] AD PCB如何拼板 AD PCB pc gaochy1126 2022-12-29 21:06 2 1219
[FPGA] Altium Designer 加*方法 Altium Design Designe gaochy1126 2022-12-29 20:52* 0 1198
[protel] Altium Designer19 多层板设计 Altium Design Designe gaochy1126 2022-12-29 20:51 2 1178
[cadence] 混合仿真方法及技巧仿真 gaochy1126 2022-12-29 20:35 4 1225
[cadence] Cadence电路原理图全部变成黄色如何解决？ AD CAD cadence gaochy1126 2022-12-29 20:27 1 2340
[cadence] Cadence LVS检查配置文件错误 AD CAD cadence gaochy1126 2022-12-29 20:26 0 1560
6个IO引脚有电平变化的时候需要发出一个脉冲，用Verilog写 FPGA ywzqdpj 2022-12-29 20:17 2 2466
[FPGA] verilog语言中模块的端口的输入类型 Wire module 输出 tao180539 2022-12-29 20:15 1 1449
KiCad 的 Git 差异工具 KiCAD GIT AC 饕餮人 2022-12-8 14:23 6 11326
[PADS] PADS9.5中文使用教程 ...2 pads9.5 AC usysm 2022-12-5 14:35 36 7121
[ISE] 时序约束时序 gaochy1126 2022-11-30 22:13 1 1553
[FPGA] Vivado介绍 AD Vivado vi gaochy1126 2022-11-30 21:02 5 1586
[FPGA] Vivado IP核：FFT实验 AD Vivado fft gaochy1126 2022-11-30 21:00 5 1940
[FPGA] Vivado 调用IP核 AD Vivado ip gaochy1126 2022-11-30 20:57 5 2120
[ISE] ISE工程移植到VIVADO AD Vivado se gaochy1126 2022-11-30 20:54 5 1719
三星流行手机电路图三星手机电路图 AC RaiseCom 2022-11-17 10:26 3 2521
[cadence] cadence操作常用快捷键 AD CAD cadence gaochy1126 2022-10-31 23:14 1 2352
[cadence] Cadence电路原理图全部变成黄色如何解决？ AD CAD cadence gaochy1126 2022-10-31 23:12 1 2475
[cadence] Cadence数模混合仿真方法及技巧 AD CAD cadence gaochy1126 2022-10-31 23:10 5 2796
[cadence] inverter的版图验证 INVERTER TE gaochy1126 2022-10-31 23:08 6 2238
[protel] 有哪些值得推荐的EDA工具？ gaochy1126 2022-10-31 23:02 1 2452
请教一下DDR2的信号问题 DDR 信号 FPGA 水畔天蓝 2022-10-23 10:49 13 6793
[protel] 电路板的布线设计布线设计 gaochy1126 2022-9-30 16:50 18 2294
[protel] pcb布线规则 pc gaochy1126 2022-9-30 16:42 3 2032
[protel] Altium Designer PCB各层的含义 TI ig pc gaochy1126 2022-9-30 16:37 2 2157
[protel] 关于AD9各种布线总结 AD gaochy1126 2022-9-30 16:35 0 1974
[cadence] PCB等长线设计 pc gaochy1126 2022-9-30 16:35 7 2057
[PADS] 求《Mentor Xpedition从零开始做工程之高速PCB设计》电子版！ mentor 电子高速PCB设计 JobShare 2022-9-30 15:10 6 3013 3
[Verilog HDL] VHDL入门·解惑·经典实例·经验总结 ...2 VHDL 电路参考设计 gaochy1126 2022-9-14 16:57 40 3872
[PADS] 原理图左下角有很多封装名称堆积 AD PA littleming1028 2022-9-14 00:49 0 2208
[protel] PCB Layout设计速成书籍推荐--《Altium Designer PCB画板速成》 ...2 3 4 5 6..12 Altium designer PCB zhengzy2011 2022-9-12 15:19 235 70913 66