EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

1 ... 2 3 4 5 678 9 10 11 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] Altium Designer官方超酷pcb布线视频下载（共六集） ...2 3 4 5 6..27 Altium designer pcb布线 forgot 2023-3-10 11:15 524 126570 1
丝印转pdf，怎么让要显示的丝印图铺满整个纸张 pd niu3jin 2023-3-9 17:08 11 5790
[protel] PADS元件外框丝印元件 pads Bottom qiseqiu 2023-3-9 16:53 4 6309
[protel] Altium09的PCB界面中选中元器件时怎么选不中丝印标号了？ Altium PCB 元器件 xiaobinshenzhen 2023-3-9 16:50 8 9056
[protel] Protel 99 SE 画 PCB时，丝印层如何只显示零件位置，不显示零件参数？ PCB protel se luckay 2023-3-9 16:40 9 9946
[Quartus] Quartus II中的Waring UART gaochy1126 2023-2-28 22:35 0 6345
[Quartus] Quartus II 中 Verilog 常见警告/错误汇总 UART verilo gaochy1126 2023-2-28 22:34 1 7446
[FPGA] FPGA的管脚分配 FPGA PGA 管脚 gaochy1126 2023-2-28 22:33 3 4900
[Quartus] 如何在Quartus II中设置Virtual pin UART Virtual gaochy1126 2023-2-28 22:30 0 4438
[Quartus] 设置 Quartus II 的仿真时间大于 1us UART 仿真 gaochy1126 2023-2-28 22:29 0 4463
[Quartus] quartus II输入原理图及仿真步骤 UART 仿真 gaochy1126 2023-2-28 22:29 6 3732
[Verilog HDL] 毛刺滤除的代码应该如何写如图时钟信号 gaochy1126 2023-2-28 22:19 24 3961
[Verilog HDL] 组合逻辑电路毛刺产生原因及防止办法输出信号 gaochy1126 2023-2-28 22:17 24 3863
[Verilog HDL] Verilog中reg和wire的区别总结设计输入输出模块 gaochy1126 2023-2-28 22:15 24 3523
[Verilog HDL] Verilog中begin...end和fork....join的区别和用法 TEST Wire Input gaochy1126 2023-2-28 22:13 24 4162
[FPGA] Verilog中wire与reg类型的区别信号组合触发 gaochy1126 2023-2-28 22:11 24 3701
[CPLD] quartus ii 与 modelsim联合仿真方法 LSI SIM gaochy1126 2023-2-28 22:09 3 3253
[Quartus] Modelsim仿真设置 LSI SIM model gaochy1126 2023-2-28 22:08 4 3418
[Quartus] QUATURSII中如何与UE关联 RS gaochy1126 2023-2-28 22:05 0 2820
[Quartus] Quartus II使用入门 UART gaochy1126 2023-2-28 22:04 4 3139
pads pcb元件封装设置高度 MM 如图蜂鸣器 vitohu 2023-2-21 17:58 0 2779
[Verilog HDL] Verilog自学时序触发器 AC gaochy1126 2023-2-18 15:50 0 2897
[Verilog HDL] 关于Verilog中begin···end语句执行顺序时序逻辑时序阻塞赋值 gaochy1126 2023-2-18 15:45 0 2635
[Verilog HDL] verilog去除毛刺的方法 ST 硬件信号 gaochy1126 2023-2-18 15:39 0 2561
[Verilog HDL] verilog中的毛刺产生 se ST GS gaochy1126 2023-2-18 14:55 0 2594
[Verilog HDL] Verilog中毛刺问题时钟电平 gaochy1126 2023-2-18 14:45 0 2651
[cadence] 坐标北京，寻找兼职PCB设计 xinzhongyun 2023-2-15 23:47 0 2478
[Verilog HDL] 零基础学习Verilog verilo verilog gaochy1126 2023-1-31 22:04 26 3291
[protel] Altium Designer中的电路仿真 Altium Design Designe gaochy1126 2023-1-31 22:02 24 3415
[protel] 嘉立创EDA元件封装导入AltiumDesigner Altium AltiumDesigner Design gaochy1126 2023-1-31 22:00 24 3559
[protel] 铺铜规则 gaochy1126 2023-1-31 21:56 22 3062
[protel] 【Altium Designer】PCB如何用规则检查 Altium Design Designe gaochy1126 2023-1-31 21:55 24 3160
always语句 gaochy1126 2023-1-31 21:53 0 2709
[Verilog HDL] Verilog中的initial块 TI initial ni gaochy1126 2023-1-31 21:51 0 2673
[Verilog HDL] verilog for循环的使用 FOR FOR循环 verilo gaochy1126 2023-1-31 21:50 0 2744
[Verilog HDL] verilog写的LCD1602 显示 CD LCD LCD1602 gaochy1126 2023-1-31 21:48 0 2594
[Verilog HDL] SPI总线的verilog实现 SPI总线 pi gaochy1126 2023-1-31 21:46 0 2749
[Verilog HDL] IIC的Verilog实现 ic iic verilo gaochy1126 2023-1-31 21:46 0 1515
[protel] PCB规则检查的报错 PCB pc gaochy1126 2023-1-31 21:43 0 1636
[protel] PCB板铺铜规则 PCB pc pcb板 gaochy1126 2023-1-31 21:37 0 1541