本版专家: gaochy1126
今日: 0|主题: 7709|帖子: 42939 收藏 (43)
[protel] Altium Designer官方超酷pcb布线视频下载(共六集) attachment digest agree  ...23456..27
2023-3-10 11:15 524 126545
丝印转pdf,怎么让要显示的丝印图铺满整个纸张 attach_img
2023-3-9 17:08 11 5790
[protel] PADS元件外框丝印
2023-3-9 16:53 4 6309
[protel] Altium09的PCB界面中选中元器件时怎么选不中丝印标号了?
2023-3-9 16:50 8 9056
[protel] Protel 99 SE 画 PCB时,丝印层如何只显示零件位置,不显示零件参数? attach_img
2023-3-9 16:40 9 9932
[Quartus] Quartus II中的Waring
2023-2-28 22:35 0 6345
[Quartus] Quartus II 中 Verilog 常见警告/错误汇总
2023-2-28 22:34 1 7436
[FPGA] FPGA的管脚分配
2023-2-28 22:33 3 4892
[Quartus] 如何在Quartus II中设置Virtual pin
2023-2-28 22:30 0 4436
[Quartus] 设置 Quartus II 的仿真时间大于 1us
2023-2-28 22:29 0 4459
[Quartus] quartus II输入原理图及仿真步骤
2023-2-28 22:29 6 3730
[Verilog HDL] 毛刺滤除的代码应该如何写
2023-2-28 22:19 24 3957
[Verilog HDL] 组合逻辑电路毛刺产生原因及防止办法 attach_img
2023-2-28 22:17 24 3863
[Verilog HDL] Verilog中reg和wire的区别总结
2023-2-28 22:15 24 3523
[Verilog HDL] Verilog中begin...end和fork....join的区别和用法
2023-2-28 22:13 24 4154
[FPGA] Verilog中wire与reg类型的区别
2023-2-28 22:11 24 3699
[CPLD] quartus ii 与 modelsim联合仿真方法
2023-2-28 22:09 3 3251
[Quartus] Modelsim仿真设置
2023-2-28 22:08 4 3406
[Quartus] QUATURSII中如何与UE关联
2023-2-28 22:05 0 2820
[Quartus] Quartus II使用入门
2023-2-28 22:04 4 3137
pads pcb元件封装设置高度 attach_img
2023-2-21 17:58 0 2779
[Verilog HDL] Verilog自学 attach_img
2023-2-18 15:50 0 2891
[Verilog HDL] 关于Verilog中begin···end语句执行顺序
2023-2-18 15:45 0 2627
[Verilog HDL] verilog去除毛刺的方法
2023-2-18 15:39 0 2561
[Verilog HDL] verilog中的毛刺产生
2023-2-18 14:55 0 2594
[Verilog HDL] Verilog中毛刺问题
2023-2-18 14:45 0 2647
[cadence] 坐标北京,寻找兼职PCB设计
2023-2-15 23:47 0 2476
[Verilog HDL] 零基础学习Verilog attach_img
2023-1-31 22:04 26 3285
[protel] Altium Designer中的电路仿真 attach_img
2023-1-31 22:02 24 3399
[protel] 嘉立创EDA元件封装导入AltiumDesigner attach_img
2023-1-31 22:00 24 3555
[protel] 铺铜规则
2023-1-31 21:56 22 3058
[protel] 【Altium Designer】PCB如何用规则检查 attach_img
2023-1-31 21:55 24 3154
always语句
2023-1-31 21:53 0 2705
[Verilog HDL] Verilog中的initial块
2023-1-31 21:51 0 2673
[Verilog HDL] verilog for循环的使用 attach_img
2023-1-31 21:50 0 2740
[Verilog HDL] verilog写的LCD1602 显示
2023-1-31 21:48 0 2590
[Verilog HDL] SPI总线的verilog实现
2023-1-31 21:46 0 2749
[Verilog HDL] IIC的Verilog实现
2023-1-31 21:46 0 1513
[protel] PCB规则检查的报错
2023-1-31 21:43 0 1634
[protel] PCB板铺铜规则
2023-1-31 21:37 0 1539
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则