亚稳态分析

发表于 2011-4-13 23:06

很有用

发表于 2011-4-14 02:16

非常好的帖子，顶！

发表于 2011-4-28 16:41

地革

发表于 2011-6-7 20:05

如果说实际电路中的信号曲线像成年人一样复杂，那么时序仿真中的曲线就像小学生一样简单，而逻辑仿真中的曲线简直就像婴儿一样可爱。

描述的太精彩了.

发表于 2011-7-12 17:36

dingqi

发表于 2011-7-26 14:33

mark！！:)

发表于 2011-8-31 22:03

拜读了大侠的帖子，受益匪浅。都是还是很多迷茫的地方，望大侠指点下。
关于跨时钟采用同步器的方法，我有一点不明白的是假设同步器之前时钟是1M,这样的话1s时间内是1Mbit数据，然后同步器时钟是2M，同样是1s时间，经过同步器后数据个数岂不是变成了2Mbit。对于这一点，我很费解啊。
1# patrick007

发表于 2011-10-24 21:34

这是篇好**！

发表于 2011-11-17 12:49

学习！mark

发表于 2012-4-27 17:29

学习了

发表于 2012-5-10 18:14

任何信号从输入端口传递到输出端口都需要一定的时间。对于任何其他门电路，分析过程都一样

发表于 2012-5-15 21:31

学习了

发表于 2012-5-21 17:48

学习了

发表于 2012-5-22 18:32

不错楼主很强大

发表于 2012-5-31 22:47

学习了。

发表于 2012-6-9 22:09

写的真是不错非常深入

发表于 2012-10-12 18:25

长见识了

发表于 2012-10-12 18:43

太多了，难懂

发表于 2012-12-9 22:41

太棒了，多谢楼主

发表于 2013-1-5 17:28

在实际电路设计中，可以根据实际情况作一些变通，并不是所有跨时钟域的信号都一定要加同步器的。根据亚稳态产生的原理可以看到，如果在采样时输入信号没有变化，输出信号是不会有亚稳态产生的。
所以如果可以确定后续电路在需要使用输入信号时该信号是稳定的（由其他逻辑或者系统特性确定），在该信号上就可以不用加同步器。
另外在同步器的使用中有非常重要的一点，输入信号必须是没有毛刺的，否则会出现误触发。通常的要求是该信号必须为触发器的输出，当然如果组合逻辑经过分析可以确定不会有毛刺产生，也可以直接拿来用。

亚稳态分析

浏览过的版块

技术新星奖章

涓涓之细流

常驻人口

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

希望之星奖章

欢快之小溪

技术高手奖章

突出贡献奖章

沉静之湖泊

七世轮回

技术导师奖章

技术奇才奖章

湍急之河流

精华达人奖章

缘定三生

社区建设奖章

以坛为家

核心会员奖章