Image
Image

Fourier00

+ 关注

粉丝 2     |     主题 14     |     回帖 516

Where Is The Laputa
怎样提高员工/自身的激情~?效率~?创造最大的价值~?
2023-12-24 20:12
  • 职场生活
  • 59
  • 13301
  给我加薪啊,要不给我放长假,要不干的没有激情了  
是论坛太冷清了,还是我现在太闲了
2009-11-19 16:07
  • 情感婚姻研习社
  • 9
  • 1449
  后一个啊,周末都泡在论坛里面了  
请教下,谁能讲解下时序应该怎样分析啊?
2009-11-8 20:15
  • 电子技术交流论坛
  • 2
  • 1542
  基本上是使得在电路工作的一定频率下,满足建立时间和保持时间。  
想做个金属探测器!
2019-5-21 16:22
  • DIY讨论区
  • 26
  • 6680
  我爸当年在湘江就挖出了一个飞机上的炸*  
急求 问题 ,等 待中 关于mos管。。。
2009-11-16 20:37
  • 模拟技术论坛
  • 15
  • 2005
  忘记了  
关于verilog中的测试程序
2009-11-5 19:49
  • EDA 技术
  • 4
  • 2206
  在quartus 里面 你要发送激励需要自己画,首先不利于重用,你下一次仿真又得画 第二对于很复杂的激励一搬很 ...  
Verilog 请进!
2009-11-30 13:26
  • EDA 技术
  • 6
  • 1445
  是可以不要 整体概念 先把框图画好,然后把模块划分好,能力好的把电路大概画一下,理清了就不多了饿 ...  
习作计划
2009-10-23 22:57
  • 电子技术交流论坛
  • 8
  • 1748
  3. 好,要不把我带上吧。  
前几个月做的小玩具 两层板
2009-10-22 21:51
  • EDA 技术
  • 14
  • 2176
  软件无线电不错,我喜欢,需要很高的数学功底,我一直准备往这个方向发展,主要研究算法部分,对这个也很有 ...  
数字设计&verilog 每周一练(一 二)
2020-11-24 08:53
  • EDA 技术
  • 156
  • 148753
  ls 用的是modesim ,有很多时候是不需要开发板的 , 仿真就能解决问题,其实你看到了开发板上的灯一闪一闪 ...  
  ls 用的是modesim ,有很多时候是不需要开发板的 , 仿真就能解决问题,其实你看到了开发板上的灯一闪一闪 ...  
个人收藏的fpga设计资料
2014-8-29 17:57
  • EDA 技术
  • 68
  • 9561
  computer architecture  
  逻辑设计时钟分析  
  毛刺问题讨论毛刺问题讨论  
  门控时钟与时钟偏移  
  asic clk  
  sdr  
  大型设计中FPGA  
  Synthesis and Scripting  
  pldmeta  
2
3
近期访客