本版专家: gaochy1126
今日: 0|主题: 7720|帖子: 43028 收藏 (43)
[PADS] 做元件封装时,管脚名称不能超过40个字符?怎样更改设置 attachment
2017-4-8 01:07 8 2675
[protel] 用Altium designer 创建元件库 新人帖 attachment
2017-4-7 14:14 2 722
[Allegro] 怎样将ad或者protel 的原理图导入进cadence
2017-4-2 17:40 4 5446
[Verilog HDL] eda技术实用教程 attachment
2017-3-30 21:40 2 797
[PADS] PADS9.5中文版图文安装教程 attachment
2017-3-30 21:39 2 905
[protel] Altium Designer2013 资源及**方法 attachment agree
2017-3-29 18:43 12 4080
[Allegro] win10下**allegro16.6出现CDS_LIC_FILE路径报错的解决方法。
2017-3-25 12:54 2 13196
[protel] Proteus,matlab,Multisim各有什么优缺点?什么环境下合适用 新人帖
2017-3-16 19:49 2 6518
[Allegro] 请教如何在OrCAD capture CIS中画多边形并填充
2017-3-12 16:55 9 12270
[multisim] MLX90316通过SPI读出数据后不知道如何计算其角度?急呀!
2017-3-8 20:40 4 4689
[multisim] NI--Multisim10经典教程 attachment agree
2017-3-7 16:40 2 1198
[Quartus] Quartus II 官方教程 attachment agree
2017-3-7 16:40 7 1289
[protel] Altium Designer 09只能打开原理图,不能打开工程文件 attach_img
2017-3-6 09:05 5 2003
[protel] LTC1062元件库
2017-3-3 20:26 3 1369
[Verilog HDL] signed
2017-3-2 15:13 0 748
[PADS] pads里差分走线问题
2017-2-28 17:20 5 4909
[Allegro] 求助网上下载的.BRD文件打不开 新人帖 attach_img
2017-2-28 17:19 4 1758
[cadence] SPICE仿真实例 attachment
2017-2-27 15:50 2 1367
[PADS] hyperlynx 新人帖
2017-2-26 18:24 2 1221
[ISE] ISE教程 新人帖 attachment
2017-2-26 14:44 1 1292
[ISE] 怎样**ise14.7 attachment
2017-2-26 14:43 2 1208
[Quartus] signaltap使用实例 attachment
2017-2-26 14:42 1 883
[Allegro] allegro PCB designer 不能flip design
2017-2-16 13:15 9 13636
[cadence] cadence16完整**方法 attachment agree
2017-2-15 09:41 0 926
[FPGA] Altera_Modelsim仿真资料 attachment agree
2017-1-31 12:04 2 984
[Quartus] Quartus II 12.0 下载、安装和** attach_img agree
2017-1-30 23:20 1 1870
[FPGA] 大神们是否将GPU与FPGA结合起来,搞超算,进行大规模仿真呢?
2017-1-29 21:47 8 1960
[ISE] ISE中WARNING问题
2017-1-29 21:47 3 1521
[FPGA] 用ISE编程,做FPGA,应该学什么书或者教程
2017-1-29 21:46 3 1351
[multisim] multisim 里的异或门怎么找 attach_img
2017-1-29 21:44 3 5896
[protel] 仿真软件中XFG1及XSC1是什么? 在multisim10的哪里? attach_img
2017-1-29 21:42 2 10949
[Quartus] uartus II 现有各版本之差异 agree
2017-1-26 15:50 0 1239
[Quartus] Quartus II 12.0 ** attachment
2017-1-26 15:44 1 1268
[protel] 在PCB设计工具Protel中输入汉字的方法
2017-1-24 21:30 5 2477
[protel] PROTELL DXP 画复杂电路图时,遇到的问题? attach_img
2017-1-8 07:53 8 1638
[Verilog HDL] 大神能帮忙写个最简单的vhdl或者verilog hdl程序吗
2017-1-6 10:19 4 1318
想了解AX5043,SX1278芯片
2017-1-4 16:52 5 6256
[Allegro] allegro16.6 死机问题
2017-1-3 11:59 11 13177
[Allegro] Allegro文件类型后缀说明
2016-12-28 22:18 1 1089
[cadence] Cadence中常见文件格式
2016-12-28 22:18 1 3018
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则