本版专家: gaochy1126
今日: 15|主题: 7667|帖子: 42740 收藏 (43)
[cadence] 才玩了两天,我就觉得我不着道了,布线这两个问题已崩溃 新人帖 attach_img
2016-12-12 11:13 5 1072
[PADS] pads layout中的层设置成最大后怎么样改回?
2016-12-11 09:05 2 9457
[FPGA] 卡尔曼滤波原理 attachment
2016-12-8 11:24 5 1165
[multisim] multisim如何添加仿真模型? attachment  ...2
2016-12-7 11:11 27 14773
[protel] 一种快速估算PCB走线电阻的方法 agree
2016-11-26 11:20 13 6218
[cadence] 下面的NCverilog tcl脚本内容求大神帮忙解释一下
2016-11-25 22:03 1 2286
[protel] Nexys3_sch attachment
2016-11-24 14:01 2 828
[multisim] lc振荡电路 attachment
2016-11-24 14:00 1 1045
[Allegro] 各种振荡器电路的计算器 新人帖 attachment
2016-11-23 09:56 5 1834
[protel] 千兆以太网差分走线等长问题
2016-11-22 18:21 0 6554
[PADS] PADS ROUTER 动态走线时不可控制的自动修线,如何关闭? 新人帖 attach_img
2016-11-20 11:02 4 5402
[Quartus] 关于quartus9.0的 megaWizard plug-in manager问题 新人帖
2016-11-20 11:01 2 1994
[Quartus] 对于多位数据的输入端口,在波形仿真时,具体应该怎么办 attach_img
2016-11-13 22:40 0 930
[protel] cadence仿真会不??这里有本书,过来下呗~! attachment agree  ...234
2016-11-8 14:07 62 10979
[Allegro] allegro GXL 版本还不如 XL版本? attach_img
2016-11-8 09:51 2 3822
请问仪器面板上外面贴着这个有按钮和显示窗口是什么? attach_img
2016-11-7 15:17 8 1213
[multisim] 电路设计软件 attachment
2016-11-6 20:33 2 1156
[Allegro] Allegro差分线布完后怎么批量修改差分线的间距
2016-11-3 22:09 6 3520
[protel] Bitmap to Protel PCB工具软件 attachment
2016-10-27 21:28 1 1127
[protel] PCB使用教程,PCB使用技巧,PCB布线规则 attachment
2016-10-27 21:28 1 882
[protel] 出现这样 attach_img
2016-10-23 21:15 11 1228
[cadence] CADENCE原理图与PCB设计说明 新人帖 attachment
2016-10-22 22:00 3 1230
[Allegro] 打开PCB Editor无响应
2016-10-21 12:41 8 3513
[protel] altium designer15.0安装包及**文件和方法,已验证可用 attachment
2016-10-14 22:18 9 2998
[multisim] Multisim10计算机仿真在电子电路设计中的应用 attachment agree  ...23456
2016-10-9 15:31 109 11643
[cadence] Orcad16.6在两个不同的DSN中复制粘贴,怎么避免位号重复?(除重新编号的方法外) 新人帖 attach_img
2016-10-6 21:18 6 9015
[protel] 电路图转换器(软件)汉化版 attachment
2016-9-29 19:09 2 948
[PADS] pads教程-非常实用 attachment agree
2016-9-24 17:44 11 2495
[protel] Altium中坐标的导出导入的方法视频教程 attach_img
2016-9-24 16:42 0 1016
[Allegro] allegro 使用技巧
2016-9-24 15:16 2 1181
[Allegro] 关于orcad安装问题
2016-9-18 20:35 2 766
[PADS] 求教大侠如一个原理图分多块PCB画图 新人帖
2016-9-16 16:36 2 1182
[protel] 引脚和标号之间的距离怎样设置? attach_img
2016-9-12 13:00 3 871
[cadence] DSN导入AD后元件编号全变了?
2016-9-4 14:57 3 1510
关于jilink固件损坏升级的问题
2016-9-4 14:56 2 810
[FPGA] Altera FPGA 直接下载到芯片时,是写入到里面的M512,或M4K吗?
2016-9-2 10:19 1 2878
[cadence] Allegro16.2中文教程 attachment
2016-8-30 11:32 2 1328
[cadence] ALLEGRO16.2的区域规则设置 attachment
2016-8-30 11:31 1 1274
[cadence] 常用Spice教程 attachment
2016-8-30 11:31 1 1493
[cadence] SPICE仿真软件基础 attachment
2016-8-30 11:31 1 1358
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则