本版专家: gaochy1126
今日: 1|主题: 7623|帖子: 42614 收藏 (42)
[multisim] TINA工业版,可激活的哟
2017-5-8 16:13 4 1477
[protel] [转] sony PCB覆铜标准 attach_img digest  ...2
2017-5-7 14:36 34 6067
[Allegro] 打开allegro pcb editor 出现 license server machine is down or not responding 新人帖 attach_img
2017-5-6 12:31 1 2173
[Verilog HDL] 请教 $writememb 在 Verilog (Quartus II) 的正确使用方式
2017-4-30 22:49 7 2289
[multisim] Multisim 新人帖
2017-4-30 22:18 1 657
RT-Thread实时操作系统编程指南 attachment
2017-4-30 22:14 4 756
[cadence] SPICE仿真 attachment
2017-4-30 22:13 3 1079
网络接口调试助手 attachment
2017-4-30 22:11 2 1031
[protel] AD9生成PCB的时候多生成了一个GND网络 attach_img
2017-4-27 10:59 9 1518
[ISE] 在ise中如何添加自己的vhdl库和包文件
2017-4-26 19:54 2 8894
[FPGA] 简单的差分曼彻斯特编码问题 新人帖
2017-4-24 21:00 9 1688
[multisim] 电力线载波的耦合电路部分的MATLAB仿真
2017-4-21 14:20 0 933
关于CRC32校验
2017-4-21 01:00 1 1711
[Allegro] 修改图形shape的线宽 attach_img
2017-4-20 17:50 5 3837
[FPGA] quartus ii仿真出现问题,求解决 attach_img
2017-4-18 18:03 5 3606
[multisim] 网上下的**版proteus8.1 经常闪退,是咋回事??? attachment
2017-4-14 15:23 5 6012
[protel] win7系统下protel-99se经常卡死的解决方案 attachment
2017-4-14 12:56 4 4145
[Allegro] 制作Allegro使用的精细** agree
2017-4-14 12:55 15 7030
[PADS] pads导出geber时过孔是实心孔怎么变成空心的 attach_img
2017-4-12 19:59 4 3032
[cadence] 差分走线需要考虑串扰问题吗? 新人帖
2017-4-12 17:12 5 1396
[PADS] 做元件封装时,管脚名称不能超过40个字符?怎样更改设置 attachment
2017-4-8 01:07 8 2281
[protel] 用Altium designer 创建元件库 新人帖 attachment
2017-4-7 14:14 2 609
[Allegro] 怎样将ad或者protel 的原理图导入进cadence
2017-4-2 17:40 4 5054
[Verilog HDL] eda技术实用教程 attachment
2017-3-30 21:40 2 665
[PADS] PADS9.5中文版图文安装教程 attachment
2017-3-30 21:39 2 818
[protel] Altium Designer2013 资源及**方法 attachment agree
2017-3-29 18:43 12 3585
[Allegro] win10下**allegro16.6出现CDS_LIC_FILE路径报错的解决方法。
2017-3-25 12:54 2 12265
[protel] Proteus,matlab,Multisim各有什么优缺点?什么环境下合适用 新人帖
2017-3-16 19:49 2 6051
[Allegro] 请教如何在OrCAD capture CIS中画多边形并填充
2017-3-12 16:55 9 11678
[multisim] MLX90316通过SPI读出数据后不知道如何计算其角度?急呀!
2017-3-8 20:40 4 3857
[multisim] NI--Multisim10经典教程 attachment agree
2017-3-7 16:40 2 1034
[Quartus] Quartus II 官方教程 attachment agree
2017-3-7 16:40 7 1122
[protel] Altium Designer 09只能打开原理图,不能打开工程文件 attach_img
2017-3-6 09:05 5 1773
[protel] LTC1062元件库
2017-3-3 20:26 3 1221
[Verilog HDL] signed
2017-3-2 15:13 0 649
[PADS] pads里差分走线问题
2017-2-28 17:20 5 4333
[Allegro] 求助网上下载的.BRD文件打不开 新人帖 attach_img
2017-2-28 17:19 4 1428
[cadence] SPICE仿真实例 attachment
2017-2-27 15:50 2 1166
[PADS] hyperlynx 新人帖
2017-2-26 18:24 2 1058
[ISE] ISE教程 新人帖 attachment
2017-2-26 14:44 1 898
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则