本版专家: gaochy1126
今日: 15|主题: 7667|帖子: 42740 收藏 (43)
[PADS] pads里差分走线问题
2017-2-28 17:20 5 4695
[Allegro] 求助网上下载的.BRD文件打不开 新人帖 attach_img
2017-2-28 17:19 4 1639
[cadence] SPICE仿真实例 attachment
2017-2-27 15:50 2 1295
[PADS] hyperlynx 新人帖
2017-2-26 18:24 2 1188
[ISE] ISE教程 新人帖 attachment
2017-2-26 14:44 1 1113
[ISE] 怎样**ise14.7 attachment
2017-2-26 14:43 2 1146
[Quartus] signaltap使用实例 attachment
2017-2-26 14:42 1 838
[Allegro] allegro PCB designer 不能flip design
2017-2-16 13:15 9 13248
[cadence] cadence16完整**方法 attachment agree
2017-2-15 09:41 0 864
[FPGA] Altera_Modelsim仿真资料 attachment agree
2017-1-31 12:04 2 913
[Quartus] Quartus II 12.0 下载、安装和** attach_img agree
2017-1-30 23:20 1 1756
[FPGA] 大神们是否将GPU与FPGA结合起来,搞超算,进行大规模仿真呢?
2017-1-29 21:47 8 1910
[ISE] ISE中WARNING问题
2017-1-29 21:47 3 1462
[FPGA] 用ISE编程,做FPGA,应该学什么书或者教程
2017-1-29 21:46 3 1265
[multisim] multisim 里的异或门怎么找 attach_img
2017-1-29 21:44 3 5727
[protel] 仿真软件中XFG1及XSC1是什么? 在multisim10的哪里? attach_img
2017-1-29 21:42 2 10780
[Quartus] uartus II 现有各版本之差异 agree
2017-1-26 15:50 0 1029
[Quartus] Quartus II 12.0 ** attachment
2017-1-26 15:44 1 1097
[protel] 在PCB设计工具Protel中输入汉字的方法
2017-1-24 21:30 5 2335
[protel] PROTELL DXP 画复杂电路图时,遇到的问题? attach_img
2017-1-8 07:53 8 1531
[Verilog HDL] 大神能帮忙写个最简单的vhdl或者verilog hdl程序吗
2017-1-6 10:19 4 1228
想了解AX5043,SX1278芯片
2017-1-4 16:52 5 6093
[Allegro] allegro16.6 死机问题
2017-1-3 11:59 11 12892
[Allegro] Allegro文件类型后缀说明
2016-12-28 22:18 1 1008
[cadence] Cadence中常见文件格式
2016-12-28 22:18 1 2691
[Verilog HDL] 改为复位键高电平有效
2016-12-25 09:54 1 1028
[FPGA] 500ms内数脉冲数 新人帖
2016-12-25 09:53 3 1401
[protel] 新人求助 新人帖
2016-12-25 09:47 5 673
[Verilog HDL] EDA程序四位加法器改为五位 新人帖
2016-12-24 20:14 1 958
[Verilog HDL] 改为3位向量乘法器
2016-12-24 20:09 0 875
[PADS] pads pcb一条线布一半时点完成就会自动布线 attach_img
2016-12-23 21:30 1 1802
[Quartus] quartus 9分频问题 新人帖 attach_img
2016-12-23 21:28 2 1001
[Allegro] 小哥Cadence Allegro DDR3公开课视频(170+工程师参加)
2016-12-23 21:26 2 2356
[cadence] orcad中如何去掉design cache中的路径信息呢?
2016-12-20 08:11 4 2191
[Verilog HDL] 有关时钟的问题 新人帖
2016-12-20 05:47 14 1209
[protel] 用Altium导入GERBER反向生成PCB文件步骤 attach_img
2016-12-19 15:16 5 7192
[protel] cadence16.5的原理图 如何转换为AD格式 ? attach_img
2016-12-16 08:28 11 7460
镜像电流源电路的疑惑 attach_img  ...2
2016-12-16 08:09 39 9209
[protel] 在AD中,怎么画排阻?求高手指点,谢谢!!!
2016-12-15 20:18 4 5898
[PADS] PADS 重叠线 怎样通过软件检查出错
2016-12-13 14:50 2 1574
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则