EDA 技术

今日: 1|主题: 7697|帖子: 42849 收藏 (43)

1 ... 28 29 30 313233 34 35 36 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


RT-Thread实时操作系统编程指南 RT-Thread chenci2013 2017-4-30 22:14 4 833
[cadence] SPICE仿真 SPICE仿真 AC wangdezhi 2017-4-30 22:13 3 1235
网络接口调试助手网络接口接口调试 AC biechedan 2017-4-30 22:11 2 1440
[protel] AD9生成PCB的时候多生成了一个GND网络 AD PCB 网络 orangelxlf 2017-4-27 10:59 9 1701
[ISE] 在ise中如何添加自己的vhdl库和包文件 VHDL se IEEE lihaojlu 2017-4-26 19:54 2 9564
[FPGA] 简单的差分曼彻斯特编码问题曼彻斯特编码 ST RS 李治波 2017-4-24 21:00 9 1933
[multisim] 电力线载波的耦合电路部分的MATLAB仿真 MATLAB仿真电力线载波耦合电路李治波 2017-4-21 14:20 0 1013
关于CRC32校验 IEEE mac zheboying 2017-4-21 01:00 1 2444
[Allegro] 修改图形shape的线宽 shape TI qooo71890800 2017-4-20 17:50 5 4084 5
[FPGA] quartus ii仿真出现问题，求解决仿真 light 王者冰封 2017-4-18 18:03 5 3927
[multisim] 网上下的*版proteus8.1 经常闪退，是咋回事??? Proteus TE Proteus8 52mcu 2017-4-14 15:23* 5 6340 1
[protel] win7系统下protel-99se经常卡死的解决方案 protel win7系统 se pixhw 2017-4-14 12:56 4 4539 2
[Allegro] 制作Allegro使用的精细** ALLEGRO go photo gaochy1126 2017-4-14 12:55 15 7448
[PADS] pads导出geber时过孔是实心孔怎么变成空心的 ADS pad pads a584702302 2017-4-12 19:59 4 3418
[cadence] 差分走线需要考虑串扰问题吗？串扰差分走线 Dons0lido 2017-4-12 17:12 5 1531
[PADS] 做元件封装时，管脚名称不能超过40个字符？怎样更改设置管脚 AC bingkaiok 2017-4-8 01:07 8 2576
[protel] 用Altium designer 创建元件库 Altium designer yangyan00000 2017-4-7 14:14 2 705
[Allegro] 怎样将ad或者protel 的原理图导入进cadence cadence protel 原理图直流测速电机 2017-4-2 17:40 4 5388
[Verilog HDL] eda技术实用教程 EDA EDA技术 AC kkzz 2017-3-30 21:40 2 785
[PADS] PADS9.5中文版图文安装教程 pads9.5 AC minzisc 2017-3-30 21:39 2 897
[protel] Altium Designer2013 资源及*方法 Altium designer AC forgot 2017-3-29 18:43* 12 4033
[Allegro] win10下*allegro16.6出现CDS_LIC_FILE路径报错的解决方法。 win10 ic Allegro16.6 luokanx 2017-3-25 12:54* 2 13021
[protel] Proteus,matlab,Multisim各有什么优缺点?什么环境下合适用 matlab multisim Proteus jstgotodo 2017-3-16 19:49 2 6414
[Allegro] 请教如何在OrCAD capture CIS中画多边形并填充 CAPTURE cis OrCAD hbicecream 2017-3-12 16:55 9 12155 1
[multisim] MLX90316通过SPI读出数据后不知道如何计算其角度？急呀！ pi MLX90316 aniu429 2017-3-8 20:40 4 4605
[multisim] NI--Multisim10经典教程 ni multisim10 AC gaochy1126 2017-3-7 16:40 2 1164
[Quartus] Quartus II 官方教程 UART AC gaochy1126 2017-3-7 16:40 7 1265 1
[protel] Altium Designer 09只能打开原理图，不能打开工程文件 Altium designer 原理图 zhihu20151126 2017-3-6 09:05 5 1929
[protel] LTC1062元件库 LTC Proteus llccbb1 2017-3-3 20:26 3 1350
[Verilog HDL] signed verilog 二进制 verilo Proton—— 2017-3-2 15:13 0 738
[PADS] pads里差分走线问题差分走线 pads chongyao@0601 2017-2-28 17:20 5 4804
[Allegro] 求助网上下载的.BRD文件打不开 ALLEGRO Allegro16 Allegro16.6 houhei8454 2017-2-28 17:19 4 1699
[cadence] SPICE仿真实例 SPICE仿真 AC xiaoyaodz 2017-2-27 15:50 2 1353
[PADS] hyperlynx 仿真 aijingjing 2017-2-26 18:24 2 1206
[ISE] ISE教程 se AC sdlls 2017-2-26 14:44 1 1216
[ISE] 怎样*ise14.7 ISE14.7 ce ICE selongli 2017-2-26 14:43* 2 1191
[Quartus] signaltap使用实例 SIGNAL SignalTAP AC minzisc 2017-2-26 14:42 1 881
[Allegro] allegro PCB designer 不能flip design ALLEGRO ip PCB cm398515912 2017-2-16 13:15 9 13452 1
[cadence] cadence16完整*方法 cadence16 AC gaochy1126 2017-2-15 09:41* 0 909
[FPGA] Altera_Modelsim仿真资料 altera modelsim 仿真 gaochy1126 2017-1-31 12:04 2 949 1