EDA 技术

今日: 15|主题: 7667|帖子: 42740 收藏 (43)

1 ... 30 31 32 333435 36 37 38 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[PADS] visECAD的ccz或cce文件怎么转换为PADS或者其他格式？ ECAD pads vi pengguoxun 2016-8-29 09:19 3 2516
[PADS] mentor旗下的visecad文件可以转换成layout文件输出么？ ECAD layout mentor chongyao@0601 2016-8-26 10:55 9 6137
[Allegro] 帮我看看开关开关电源电源 Globl 2016-8-21 15:02 3 975
[cadence] 求源文件下载源文件 CAD cadence lchjng 2016-8-20 21:30 2 965
[cadence] cadance生成网表时，没反应 ...2 3 cadance pc PCB lizao001 2016-8-18 23:46 47 8502
[Allegro] Allegro 16.6在win7 x64下的问题 ALLEGRO win7 pc azzzztec 2016-8-18 17:19 12 10807
[FPGA] 千兆以太网千兆以太网 ip核 ip 流殇1 2016-8-14 09:35 0 770
[FPGA] ALtera MAX II 的参考设计 altera 参考设计 MAXII 10299823 2016-8-10 09:12 2 1128
[Allegro] allegro的视频教程下载 ...2 ALLEGRO 视频教程原理图梅花望青竹 2016-8-6 10:30 28 6736 28
[cadence] Cadence Allegro16.5&16.6详细*安装教程 cadence Allegro16 AC 小哥Allegro 2016-8-6 09:21* 1 1875
[cadence] 求Cadence 16.5以上版本的安装文件及*包 cadence COM dxp lilinfei520 2016-8-5 20:01* 5 1247
[Allegro] allegro 16.2 中文教程 ALLEGRO AC gaochy1126 2016-8-5 10:06 1 2586
[cadence] 【喇叭求助】关于cadence layout，怎么做直角折线？ 2.00 ...2 cadence layout AC 21ic小喇叭 2016-8-4 22:43 21 3742
[Allegro] orcad的文件，想转成AD的格式 CAD OrCAD rc 阮天宇00 2016-8-4 21:55 12 6911
[FPGA] 求debussy下载地址 debussy Real3258 2016-8-2 21:49 2 1916
[protel] Protel DXP 指导教程（三） protel dxp pc lzbf 2016-7-31 13:55 1 1298
[protel] Protel DXP 指导教程（二） dxp protel 元件 lzbf 2016-7-31 13:55 2 1031
[protel] Protel DXP 指导教程（一） protel dxp 原理图 lzbf 2016-7-31 13:53 2 1341
[protel] DXF文件怎么转Protel99se？ Protel99SE pc layer pcbcn 2016-7-29 10:10 3 7051
[protel] altium 中使用harness处理总线bus时编译出错 Altium Harness 编译 cpl_1 2016-7-28 14:38 4 4817
[protel] AD原理图的小圆圈如何去掉呀？ AD 原理图 AC ElectronF0 2016-7-27 09:34 9 6269
[Allegro] allegro遇到的一个奇葩问题 ALLEGRO cam350 gerber coderdd 2016-7-26 09:25 9 1404
[ISE] Xilinx的floating license如何安装？ FLOATING license XILINX bilkaka 2016-7-25 22:09 1 1040
[Allegro] 修改元件属性后PCB出现DRC无法进行元器件按ROOM摆放元件 rc 元器件奔跑的蜗牛2012 2016-7-25 16:45 0 1066
[Allegro] 菜鸟用OrCAD capture生成网络表时有一个question，不知道怎么回事，麻烦大家帮看一下 OrCAD 网络 Hello_Tardis 2016-7-25 14:46 2 2717
[PADS] hyperlynx仿真问题，如何设置混合信号层？？？混合信号 crazybee 2016-7-23 17:29 1 1191
Nios 双口ram NIOS 双口RAM altera baoyuanzhi 2016-7-22 13:53 4 4264
[Allegro] orcad生成网表时出现missing pin number的问题 pi number OrCAD 15651662612 2016-7-21 16:26 5 1901
[protel] CAM制作的几个基本步骤 AD 线路 pad lzmm 2016-7-21 16:26 2 966
MLX90363 芯片 kgb0935 2016-7-18 14:35 6 2083
[PADS] PADS原理图转AD时出现的元件参数问题请教. pads 元件原理图 wtu224 2016-7-13 16:07 2 1363
[ISE] Vivado中debug用法 BUG Vivado project gaochy1126 2016-7-13 11:50 4 3446
[Quartus] SDRAM啊~SDRAM~（NIOS下的verify fail问题） NIOS SDRAM AI sz_longyue 2016-7-12 16:56 3 6116
PCI总线协议 PCI总线协议 AC Tianya283 2016-7-11 22:49 1 1380
[protel] [教程分享] Protel封装库转换allegro封装库超详细步骤 ...2 ALLEGRO protel封装封装库资源者 2016-7-11 17:53 28 3290 28
[PADS] 经验之举---高速PCB设计中的屏蔽方法解说高速PCB设计电缆电磁资源者 2016-7-11 16:27 13 1765
[Allegro] Allegro16.6原理图遇到的汉字问题原理图 Allegro16.6 AC niulixue 2016-7-7 12:56 4 2535
[cadence] 不点一下吗？Cadence Allegro 16.5相关资料都在这 ALLEGRO cadence cc2530 卡图涂咖 2016-7-7 09:43 3 1284
[cadence] 求助大神，cadence16.6的xsection点击没有反应，这是什么问题 SECTION Cadence16.6 setup Nightya 2016-7-2 09:18 2 1861
[PADS] 如何检测PADS Logic与PADS Layout中的元件是否一致 layout pads houjiakai 2016-6-30 19:50 1 1639