降低器件的晶片温度能减少漏电流功耗。
策略包括尽可能减小器件晶片尺寸并选择尽可能大的封装
正如“Vivado DesignSuite 用户指南:赛灵思功耗分析与优化”(UG907) 中介绍的那样,降低器件的晶片温度能够减少漏电流功耗。我们使用的策略包括根据应用严格的板级空间约束,尽可能缩小器件晶片尺寸并选择尽可能大的器件封装。
我们通过减少电源数量来最大程度降低转换损耗和稳压器电路成本。在确定器件功耗要求后,我们设计了电压转换电路,用以将额定的USB 5V 总线电压降至电轨电压。目前为止,我们一直在关注稳态电流消耗。不过,还必须考虑到浪涌电流消耗。最小化浪涌电流的方法之一是选择具有软启动功能的稳压器控制上电排序。您必须将FPGA 的上电顺序和斜坡时间要求与 USB 要求进行权衡。
从容应对意料之外的情况尽管提供各种机制用以正确地关闭和移除USB 设备,但现实中很多用户会不顾警告鲁莽地拔下设备。如果固件更新过程不够稳健可靠,就会出现问题,导致无响应的“砖头”设备,客户不悦,以及成本不菲的设备返厂以进行固件恢复。Anritsu凭借大批量制造测试的可靠性和速度,在竞争中脱颖而出。因此,我们的主要要求包括快速启动时间和快速固件升级时间。
我们通过实现赛灵思应用指南 XAPP1081介绍的和图 2 中总结的 QuickBoot 黄金镜像固件升级架构与流程,解决了这个问题。传统7 系列回读多重启动解决方案采用的启动过程可保持已知正确的“黄金”镜像,在配置闪存存储器中包含比特流。在更新过程中,更新的“工作”镜像在“黄金”镜像之后载入存储器。如果更新过程失败或者“工作”镜像损坏,FPGA会自动检测错误并回读至“黄金”镜像。XAPP1081 Quick-Boot 方法进一步扩展该过程,使其具备更完善的配置时间和“黄金”镜像更新特性。
在该项目成功的基础之上,我们进一步展望下一代赛灵思器件将如何为Anritsu 产品实现更多功能。例如,大量的功耗预算被片外 SDRAM 互联占用。我们期望研究如何利用更新的 16nm UltraScale+ 系列的UltraRAM 来减少或消除该负载,或许可以在应用中采用支持 ARM7 的 Zynq-7000 AllProgrammable SoC 产品线。
如需了解更多信息,敬请联系:更新过程中,更新的“工作”镜像在“黄金”镜像之后载入存储器。如果更新过程失败或者“工作”镜像损坏,FPGA会自动检测错误并回读至“黄金”镜像。XAPP1081 Quick-Boot 方法进一步扩展该过程,使其具备更完善的配置时间和“黄金”镜像更新特性。
在该项目成功的基础之上,我们进一步展望下一代赛灵思器件将如何为Anritsu 产品实现更多功能。例如,大量的功耗预算被片外 SDRAM 互联占用。我们期望研究如何利用更新的 16nm UltraScale+ 系列的UltraRAM 来减少或消除该负载,或许可以在应用中采用支持 ARM7 的 Zynq-7000 AllProgrammable SoC 产品线。
如需了解更多信息,敬请联系作者:更新过程中,更新的“工作”镜像在“黄金”镜像之后载入存储器。如果更新过程失败或者“工作”镜像损坏,FPGA会自动检测错误并回读至“黄金”镜像。XAPP1081 Quick-Boot 方法进一步扩展该过程,使其具备更完善的配置时间和“黄金”镜像更新特性。
在该项目成功的基础之上,我们进一步展望下一代赛灵思器件将如何为Anritsu 产品实现更多功能。例如,大量的功耗预算被片外 SDRAM 互联占用。我们期望研究如何利用更新的 16nm UltraScale+ 系列的UltraRAM 来减少或消除该负载,或许可以在应用中采用支持 ARM7 的 Zynq-7000 AllProgrammable SoC 产品线。