求教，过EMC在原理图上如何进行相应设计。
我刚刚接触EMC，不是很了解还。看了些相关资料，我的感觉是单板要过EMC检测的话最重要的就是在PCB的布局设计上，比如接地的设计，高速信号线的回路等等。而在原理图上，就很少需要为过EMC做相应改动，最多只是一些接口，和晶振的相关设计，接口加磁珠、电阻等，一些接口在论坛上也有标准的电路。现在不知道要过EMC的话，除了接口，晶振要注意外，还有哪些线路在设计原理图时要注意的？
敬请各位前辈指教。 其原理图上的设计目的只是为了把高频信号陡峭的上升沿变得平缓一些吗？那真的没有什么其他要注意的了。 怎么没有人回复啊，真诚求教的。 数字模拟部分分开布局，低频高频分开 数字模拟部分分开布局，低频高频分开
skm2008 发表于 2011-7-18 12:11 https://bbs.21ic.com/images/common/back.gif这是在PCB布局，设计上的考虑啊，原理图上的考虑呢？ 郁闷，没人指点两下吗？ 原理的设计除了楼主自己说的部分外还有以下几点：
1、匹配电阻、退藕电容、TVS、磁珠等相关器件的位置一定要在原理图中就正确的表现出来，以指导布线
2、在满足系统性能要求的前提下，尽量使用低速芯片
3、易成为干扰源的器件（如DCDC电感）在选型时可考虑带屏蔽的型号
4、同一个子系统中的功能模块要用同一组电源与地，（比如，一个系统中同时存在两个3.3V，一个是核心板的3.3V。另一个是外围芯片的3.3V。 在画SD卡功能部分时，有可能错用外围的3.3V网络，而导致信号回流的原理性不妥）
暂时就想到这几条 具体的问题需要具体的分析。大致的说
1，电源平面要完整，包括的电源和地，这样的要求在高频时更重要。
2，关于时钟高速信号线上的电阻，电容主要是用来抑制EMI的高频，但是要结合Tsu，Th来确认不会影响时序。
3，磁珠，共模电感，重要是用来隔离和吸能。
4，sch或layout阶段重点考虑，干扰源的消除。消除的办法在网上都能查到，但是不同的系统确认干扰源是很重要的，一般来说，高速的clk，电流大的回路都是潜在的源。 原理的设计除了楼主自己说的部分外还有以下几点：
1、匹配电阻、退藕电容、TVS、磁珠等相关器件的位置一定要在原理图中就正确的表现出来，以指导布线
2、在满足系统性能要求的前提下，尽量使用低速芯片
3、易成为干 ...
ghost1325 发表于 2011-8-2 23:00 https://bbs.21ic.com/images/common/back.gif果然有些质量，“满足系统要求时尽量选择低频器件”，这个比较难。易成为干扰源的器件考虑屏蔽，这个以前也没有注意，其实大家都说在器件选型时，就要考虑EMC的问题，对于这一点还没有理解的太透彻。 具体的问题需要具体的分析。大致的说
1，电源平面要完整，包括的电源和地，这样的要求在高频时更重要。
2，关于时钟高速信号线上的电阻，电容主要是用来抑制EMI的高频，但是要结合Tsu，Th来确认不会影响时序。
3，磁 ...
acute1110 发表于 2011-8-4 09:09 https://bbs.21ic.com/images/common/back.gif恩，谢谢指教，我还是很有些收获的。 增加滤波，所有引出线进行滤波
页:
[1]