大神请留步：这个原理图何解？
这个是啥意思呢？ USBDPU和STM_USBDP之间是什么个关系？？
附件：
这电路图画得。。。
大概，U7的PC8（USBDPU）输出低电平时，给STM_USBDP一个1.5k的上拉电阻，否则悬空。 本帖最后由 herowuking 于 2018-4-26 11:12 编辑
fzyuan 发表于 2018-4-25 19:07
这电路图画得。。。
大概，U7的PC8（USBDPU）输出低电平时，给STM_USBDP一个1.5k的上拉电阻，否则悬空。 ...
谢谢回复！
我用Multisim仿真了一下，还是有点不明白STM_USBDP和STM_USBDM 这明明是一组差分的USB信号，为何需要这个USBDPU来控制悬空或上拉呢？
当V1 提供低电平（0V）的时候，测得STM_USBDP处电压4.798V
当V1提供高电平（3.3V）的时候，测得STM_USBDP处电源3.600V
插入设备，自检主机与设备的握手的开始。及信号转换从3.3V转成5V zyj9490 发表于 2018-4-26 11:10
插入设备，自检主机与设备的握手的开始。及信号转换从3.3V转成5V
谢谢大神回复！能否详细点解释一下，USBDPU是输入检测信号么，按照2楼的回复，USBDPU是对于MCU来说是输出信号，控制R15作为上拉电阻或悬空的? herowuking 发表于 2018-4-26 11:17
谢谢大神回复！能否详细点解释一下，USBDPU是输入检测信号么，按照2楼的回复，USBDPU是对于MCU来说是输出 ...
应是左边是输入，右边是输出，R15是限流电阻而已，不存在是上拉的关糸。 herowuking 发表于 2018-4-26 11:10
谢谢回复！
我用Multisim仿真了一下，还是有点不明白STM_USBDP和STM_USBDM 这明明是一组差分的USB信号，为 ...
不知道楼主用的什么仿真软件，也不知道仿真中Q2的模型。
但可以肯定你的仿真结果不正确：
当仿真图中的V1为3.3V时，Q1无论如何都会处于饱和状态，那么可以确定Q的基极电压应为“0”，
请问Q2的C、E会是什么状态？
如果在R5与地之间接一个电压表（内阻不为无穷大），那么Q2的的Ibe应接近于零，其C、E就处于“截止”。
所以，楼主可以在Q2的E对地接一个电阻，再仿真。
fzyuan 发表于 2018-4-26 14:07
不知道楼主用的什么仿真软件，也不知道仿真中Q2的模型。
但可以肯定你的仿真结果不正确：
当仿真图中的V1 ...
非常感谢！ 大概弄明白了~ 我开始用Multisim仿真的，Q2的模型应该没错，被那个名字USBDPU还有信号箭头不规范的各种IN给弄糊涂了，结合楼上各位大神的回答，我用Proteus又仿真了一遍连接了MCU才弄明白。你的回答最棒，基础扎实！
“USB的d+、d－管脚的电阻主要是用来识别usb设备类型的。
当USB为"从"设备接口时，可通过设置d+管脚的上拉电阻来实现不同的传输速率，当d+接一个1.5K上拉电阻，可工作在高速模式，如12MBPs，电阻阻值太大或太小都可能影响到速率，但也不是一定要求1.5K，一般1－5K对电路工作都不会有太明显影响（特殊情况除外）。” herowuking 发表于 2018-4-26 16:45
非常感谢！ 大概弄明白了~ 我开始用Multisim仿真的，Q2的模型应该没错，被那个名字USBDPU还有信号箭头不规 ...
你前面仿真图中，有可能真正错误的原因在于R3的阻值错误，少了一个“k”。 是的，从设备插入主设备的时候，主设备给从设备供电，然后检测到从设备D+上拉1.5K电阻的话，就认为从设备工作在全速12Mbps，反之若D-上拉1.5K电阻，则工作在低速1.5Mbps。 可能自己的经验太浅，这样的电路看着好别扭 USB主模式下用于主动断开连接的从设备。 前一三极管，基极电阻上拉，OC门输出，后三极管射随器 herowuking 发表于 2018-4-26 16:45
非常感谢！ 大概弄明白了~ 我开始用Multisim仿真的，Q2的模型应该没错，被那个名字USBDPU还有信号箭头不规 ...
这个电路一般也用一个PNP 的管子搞 herowuking 发表于 2018-4-26 16:45
非常感谢！ 大概弄明白了~ 我开始用Multisim仿真的，Q2的模型应该没错，被那个名字USBDPU还有信号箭头不规 ...
试问下主机怎样检测到是1.5K电阻而不是其他阻值的电阻呢？看了下电路图，当Q3不导通时候，R11和R14组成对5V分压，此时Q2 B极输入电压为4.8V，这时候怎样分辨电阻呢？ 电平转换 都四月份的帖子了
看过了
页:
[1]