【资料分享】全志科技T507工业核心板硬件说明书（下）
目录3 电气特性
3.1 工作环境
3.2 功耗测试
3.3 热成像图
4 机械尺寸
5 底板设计注意事项
5.1 最小系统设计
5.1.1 电源设计说明
5.1.2 系统启动配置
5.1.3 系统复位信号
5.2 其他设计注意事项
5.2.1 保留Micro SD卡接口
5.2.2 保留UART0接口
6 附图最小系统设计
本文档为创龙科技SOM-TLT507工业核心板硬件说明书，主要提供SOM-TLT507工业核心板的产品功能特点、技术参数、引脚定义等内容，以及为用户提供相关电路设计指导。
创龙科技SOM-TLT507是一款基于全志科技T507-H处理器设计的4核ARM Cortex-A53全国产工业核心板，主频高达1.416GHz。核心板CPU、ROM、RAM、电源、晶振等所有元器件均采用国产工业级方案，国产化率100%。
核心板通过邮票孔连接方式引出MIPI CSI、HDMI OUT、RGB DISPLAY、LVDS DISPLAY、CVBS OUT、2x EMAC、4x USB2.0、6x UART、SPI、TWI等接口，支持双屏异显、G31 MP2 GPU、4K@60fps H.265视频硬件解码、4K@25fps H.264视频硬件编码。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
3 电气特性
3.1 工作环境
表 13 工作环境
环境参数
最小值
典型值
最大值
工作温度（工业级）
-40°C
/
85°C
工作温度（商业级）
0°C
/
70°C
存储温度
-40°C
/
85°C
工作湿度
35%（无凝露）
/
75%（无凝露）
存储湿度
35%（无凝露）
/
75%（无凝露）
工作电压
/
5.0V
/
3.2 功耗测试
表 14 功耗测试
工作状态电压典型值电流典型值功耗典型值
空闲状态5.0V0.19A0.95W
满负荷状态5.0V0.43A2.15W
备注：功耗基于TLT507-EVM评估板测得。测试数据与具体应用场景有关，仅供参考。
空闲状态：系统启动，评估板不接入其他外接模块，不执行程序。
满负荷状态：系统启动，评估板不接入其他外接模块，运行DDR压力读写测试程序，4个ARM Cortex-A53核心的资源使用率约为100%。
3.3 热成像图
核心板未安装散热片与风扇，在常温环境、自然散热、满负荷状态下稳定工作10min后，测得热成像图如下所示。红色测温点为最高温度点(60.6℃)，白色测温点为画面中心温度点(53.6℃)。
备注：不同测试条件下结果会有所差异，数据仅供参考。请参考测试结果，并根据实际情况合理选择散热方式。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135457814-1630036118.png
图 9 核心板热成像图
4 机械尺寸
核心板主要硬件相关参数如下所示，仅供参考。
表 15 核心板硬件参数
PCB尺寸37mm*58mm
PCB层数8层
PCB板厚1.6mm
元器件最高高度1.54mm
重量10.43g
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135507273-1731218216.png
图 10 核心板机械尺寸图1
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135516111-1878410320.png
图 11 核心板机械尺寸图2
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135523467-1187634979.png
图 12 核心板最高器件示意图
元器件最高高度：指核心板最高元器件水平面与PCB正面水平面的高度差。核心板最高元器件为CPU(U2)。
5 底板设计注意事项
5.1 最小系统设计
基于SOM-TLT507核心板进行底板设计时，请务必满足最小系统设计要求，具体如下。
5.1.1 电源设计说明
（1） VDD_5V_SOM
VDD_5V_SOM为核心板的主供电输入，电源功率建议参考评估板按最大10W进行设计。评估板使用芯强微电子(Ecranic)的EC2232E DCDC电源芯片输出核心板的供电电压，最大输出电流为3A。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135536341-1783850277.png
图 13 核心板5V电源输入
VDD_5V_SOM在核心板内部未预留总电源输入的储能大电容，底板设计时请参考评估底板原理图，在靠近核心板电源输入端放置50uF左右的储能电容。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135554657-1123466546.png
图 14 储能电容
（2） VDD_5V_MAIN1 & VDD_5V_MAIN2 & VDD_3V3_MAIN & VDD_1V8_MAIN
VDD_5V_MAIN1、VDD_5V_MAIN2、VDD_3V3_MAIN、VDD_1V8_MAIN为评估底板提供的外设电源。为使各路满足核心板的上电、掉电时序要求，推荐使用VDD_3V3_SOM_OUT来控制VDD_5V_MAIN1、VDD_5V_MAIN2、VDD_3V3_MAIN的电源使能。各路电源上电时间需满足在VDD_3V3_SOM_OUT上电后的64ms内完成上电要求，具体上电时序如下图所示。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135606904-593596845.png
图 15
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135614052-1898526749.png
图 16 VDD_5V_MAIN1电源设计
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135757859-1919569584.png
图 17 VDD_5V_MAIN2电源设计
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135806353-704760744.png
图18 VDD_3V3_MAIN电源设计
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135814142-355428130.png
图 19 VDD_1V8_MAIN电源设计
备注：当按下RESET复位按键或长按PWRON按键进行掉电时，为防止出现因底板电源倒灌导致核心板电源指示灯不能完全熄灭的情况，建议在底板添加核心板3.3V电源的快速下电电路设计。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135833504-668283706.png
图 20 底板快速下电电路设计
5.1.2 系统启动配置
在CPU内部，D10/FEL引脚已添加100K上拉电阻，设计系统启动配置电路时，请参考评估底板BOOT SET电路部分进行相关设计。当D10/FEL引脚为高电平时，CPU将按顺序检测对应设备启动。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135841286-732471180.png
图 21 BOOT SET电路设计
在核心板上，系统启动配置相关引脚(BOOT_SEL、PC3、PC4、PC5、PC6)在CPU内部已默认上拉（详情请查阅“6-开发参考资料\数据手册\核心板元器件\CPU\《T5_Series_Datasheet_V1.6》”文档），其中PC3引脚在核心板上已连接1K电阻至GND，核心板的BOOT SET引脚电路设计已满足eMMC USER启动配置的要求，在底板设计BOOT SET引脚时，请勿在系统上电时改变BOOT SET引脚电平状态，否则系统将无法从eMMC设备启动。BOOT SET启动配置表如下图所示。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135911197-217536832.png
图 22 BOOT SET启动配置表
5.1.3 系统复位信号
（1） C13/SOC-RESETn/1V8
C13/SOC-RESETn/1V8为CPU复位输入引脚，同时与PMIC的复位输出PWROK引脚相连，可用于输出控制外设接口的复位。该复位信号为低电平有效，在VDD_3V3_SOM_OUT延迟64ms后拉高。使用此信号复位其他外设时，需注意外设电源和复位之间的时序是否满足要求，复位信号电平与外设接口电平是否匹配。
若无需使用该复位信号，悬空即可。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135927606-937896886.png
图 23 复位电路设计
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135937756-1607518511.png
图 24 复位信号路径
（2） PMIC_PWRON
PMIC_PWRON为核心板板载PMIC的开关机控制引脚，该引脚在PMIC内部已上拉100K电阻至1.8V，默认情况请悬空处理。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809135955700-558362904.png
图 25 PWRON电路设计
5.2 其他设计注意事项
5.2.1 保留Micro SD卡接口
评估底板通过SDC0总线引出Micro SD接口，主要用于调试过程中使用Linux系统启动卡来启动系统，或批量生产时可基于Micro SD卡快速固化系统至eMMC，底板设计时建议保留此外设接口。
5.2.2 保留UART0接口
评估底板将C15/UART0-RX和C14/UART0-TX引脚通过CH340T芯片引至Type-C接口，作为系统调试串口使用，底板设计时建议保留UART0作为系统调试串口。
6 附图最小系统设计
以下为基于我司SOM-TLT507核心板的最小系统电路设计，可作为参考使用。
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809140046471-1880452753.png
图 26 CON0A电路图
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809140056288-1455835738.png
图 27 CON0B电路图
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809140115261-1653988689.png
图 28 CON0C电路图
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809140129269-1515493371.png
图 29 CON0D电路图
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809140140800-619570353.png
图 30 核心板供电电源电路设计
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809140154439-1041672715.png
图 31 BOOT SET电路设计
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809140214202-1862173229.png
图 32 DEBUG UART0电路设计
https://img2023.cnblogs.com/blog/2812951/202308/2812951-20230809140220909-1234208198.png
图 33 Micro SD卡电路设计
页:
[1]