开发的时候中断优先级是不是越低越安全？

发表于 2025-4-22 07:20

总觉得中断抢来抢去容易出事，那是不是干脆全设成最低？

发表于 2025-4-22 07:24

你试过SysTick优先级设错整个系统卡死吗？

发表于 2025-4-22 07:25

我以为优先级低就不会抢别人的，结果反了。

发表于 2025-4-22 07:25

NVIC配置那块我一直绕晕。

发表于 2025-4-22 07:26

要配BASEPRI，才真能控优先级。

发表于 2025-4-22 07:27

有些库函数还自己偷偷改优先级……

发表于 2025-4-22 07:28

我碰到低优先级被高优先级中断打断，一地鸡毛。

发表于 2025-4-22 07:29

干脆就别套太多中断，用事件或DMA。

发表于 2025-4-22 07:30

中断套中断容易让堆栈爆炸。

发表于 2025-4-22 07:31

高实时任务优先级必须调高。

发表于 2025-4-22 07:31

有时候不如用个简单队列排任务。

发表于 2025-6-11 16:22

并非越低越安全。中断优先级的配置需根据系统实时性需求、任务依赖关系和硬件资源综合权衡，单纯降低优先级可能导致关键任务延迟甚至系统故障

发表于 2025-6-11 17:00

高优先级中断（数值小，如0级）优先响应，确保关键任务（如电机控制、故障检测）及时执行

发表于 2025-6-11 18:00

通过优先级分组（如抢占优先级+子优先级）避免低优先级任务长期阻塞高优先级任务

发表于 2025-6-11 18:30

资源竞争管理，协调共享资源（如外设、内存）的访问顺序，防止数据冲突

发表于 2025-6-11 19:00

电机控制中断（高优先级）需在100μs内完成，若被低优先级任务（如日志记录）阻塞，可能导致电机失步

发表于 2025-6-11 23:30

低优先级任务可能被高优先级任务频繁打断，导致难以复现的随机错误

发表于 2025-6-12 04:00

若将实时性要求高的任务（如PWM更新、通信超时处理）设为低优先级，可能导致系统响应不及时，甚至引发硬件故障（如电机失控）

发表于 2025-6-12 11:00

低优先级任务可能因等待高优先级任务释放资源（如外设）而陷入死锁

发表于 2025-6-12 22:00

低优先级UART接收中断等待高优先级ADC采样完成释放DMA，但ADC因其他中断被阻塞，导致系统卡死

[STM32G4] 开发的时候中断优先级是不是越低越安全？