21ic电子技术开发论坛»论坛首页 › 综合技术交流 › EMC&可靠性设计 › 高速电路时序的计算
返回列表 发新帖我要提问

高速电路时序的计算

[复制链接]
 楼主| qianping1012 发表于 2013-6-5 09:15 | 显示全部楼层 |阅读模式
时序, 电路, 高速电路, AC
本帖最后由 qianping1012 于 2013-6-5 13:00 编辑

在高速电路的关键电路的设计中，关于满足时序要求的计算，我见到的就有好几个版本。不知道下面的方法，在设计高速电路
中可行吗



上面的方法摘自
http://www.docin.com/p-381991927.html

请大家给给建议。


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

举报

相关帖子
skm2008 发表于 2013-6-5 11:54 | 显示全部楼层
关于时序的计算，在芯片的手册中会进行说明
回复

举报

acute1110 发表于 2013-6-5 21:53 | 显示全部楼层
Hold与 setup 时间是基本要求。
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

qianping1012

38

主题

52

帖子

0

粉丝
快速回复 返回顶部 返回列表