单片机受高压放电干扰的问题!!!

[复制链接]
 楼主| qq51886469 发表于 2007-5-28 11:25 | 显示全部楼层 |阅读模式
设备用的单片机是华邦78e52或89s52,装在一个大概长40cm*宽20cm*高8cm的铝壳里面,电路与外壳绝缘良好,电路板双面敷铜,外壳接大地!!<br /><br />由于设备要过国标,有静电抗扰度试验,所以就干脆先用打火机里面的打火装置打打外壳试一下!系统立马瘫痪!两种单片机都不行!!<br />一开始以为是单片机程序跑飞,后来加了看门狗,故障依旧!必须复位才能恢复正常!<br /><br />实在没辙,再把设备里面的电路板全部拿出来,外壳没有任何接触,只是让外壳与电路板保持一小段距离,再打!故障依然会出现!!<br /><br />顺手做了一个实验,用示波器夹住一根大概半米的环状导线,然后用打火装置在附近打火,可以观察到高幅尖峰,顿时就很沮丧!打火机里面的这个东西到底是个什么??<br /><br />小弟比较菜,不明白这种干扰是静电场干扰还是高压放电干扰??<br /><br />请高手赐教一个解决办法!只要让单片机好好的,别歇菜就行
mri 发表于 2007-5-28 22:41 | 显示全部楼层

单片机对这种干扰好像没有什么好办法,

改善接地,优化布线,布局只能有限的改善。相通的测试条件下用PLC或CPLD,FPGA效果要好的多。<br />
黑蘑菇 发表于 2007-6-12 18:27 | 显示全部楼层

关键在于屏蔽和地线分割

关键在于屏蔽和地线分割<br /><br />1.你提到打火是打到你的外壳上,那我们就认为这个外壳的地是最危险的,带有破坏性的尖脉冲。同时,认为你电路工作的参考点为信号地(你的单片机就是接在这个上面的),将外壳地和信号地间用线绕磁环隔开,使尖脉冲不能影响到你的信号地。<br />2.你的外壳要与电力线的地线相连<br />3.你的单片机用接地的金属罩屏蔽。<br />我想这样,你的问题应该能解决了。<br />有问题可以邮件联系我,非常愿意和大家交流,zhufenghui@163.com。
zoupeng139 发表于 2007-6-19 22:05 | 显示全部楼层

觉得屏蔽的方式是不是有问题?

以下这种方式是不是好些<br />单片机电路板外面加一层屏蔽,此层屏蔽与电路板信号地连,然后整体外壳再加一层屏蔽,这层屏蔽再与大地相连,这两层之间隔离……<br />这样效果&nbsp;应该好些吧
csq463276932 发表于 2011-4-22 23:40 | 显示全部楼层
学习一下。
skm2008 发表于 2011-4-23 09:09 | 显示全部楼层
泄放,给静电提供一个良好的泄放通道
zchong 发表于 2011-4-25 15:12 | 显示全部楼层
接地不良
gaoxe 发表于 2011-4-25 19:49 | 显示全部楼层
复位端加电容?
ses2006 发表于 2011-4-27 11:09 | 显示全部楼层
本帖最后由 ses2006 于 2011-4-27 11:10 编辑

用打火机里面的打火装置 是非标准测试。这种测试很不靠谱。
你知道用打火机里面的打火装置输出电压和波型吗?防电持续时间等,实际会用这个东西去打吗?你的产品在实际环境中会遇到同样的干扰吗?防护全是模拟实际生活生产环境的干扰,如果在生活生产环境中都没有这种干扰,何必去做这个呢?

目前了解的是不同的打火机可产生不同的高压,每一次电压和波形都有可能不一样。所以没有多少参考价值。
yewuyi 发表于 2011-4-27 16:53 | 显示全部楼层
改善接地,优化布线,布局只能有限的改善。相通的测试条件下用PLC或CPLD,FPGA效果要好的多。
mri 发表于 2007-5-28 22:41


绝对是扯
yewuyi 发表于 2011-4-27 16:57 | 显示全部楼层
打火机这个属于高压放电+电火花干扰。

如果你运气好,能搜索我在2005年前的老帖,我在那些老帖中已经多次讨论过这个话题。

这种干扰源从EMC/EMI测试的角度看,只要弄好软硬件,通过EFT测试后,通过这个打火机测试还是比较轻松的。

9楼是从标准测试办法,例如IEC标准等角度来谈这个问题的,这也是最终设计走向规范的必然途径。
BitFu 发表于 2011-4-27 18:28 | 显示全部楼层
用打火机怎么打?我想学一学。
楼主是否可以提供一个打火机的图呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

25

主题

83

帖子

1

粉丝
快速回复 返回顶部 返回列表