|
本帖最后由 skm2008 于 2013-1-16 21:24 编辑 <br /><br />在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ <br /> 1、 下面的一些系统要特别注意抗电磁干扰：<br /> <br /> (1) 微控制器时钟频率特别高，总线周期特别快的系统。<br /> <br /> (2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。<br /> <br /> (3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。<br /> <br /> 2、 为增加系统的抗电磁干扰能力采取如下措施：<br /> <br /> (1) 选用频率低的微控制器：<br /> <br /> 选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。<br /> <br /> (2) 减小信号传输中的畸变<br /> <br /> 微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。<br /> <br /> 信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。<br /> <br /> 在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。<br /> <br /> 当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。<br /> <br /> 用以下结论归纳印刷线路板设计的一个规则：<br /> <br /> 信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。<br /> <br /> (3) 减小信号线间的交叉干扰：<br /> <br /> A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的<br /><br /> |
|
楼主
