本文翻译自Actel的PowerSupplyAN.pdf一文，供参考。没有校对，如发现错误请用邮件与本人联系。欢迎指正错误或不准确之处。由于日志的关系，图无法贴上，需要的朋友请与我联系。由于文章较长，分为几个部分上载。

Technique 3: Use Wide Traces for Analog Power对于模拟电源使用较宽的PCB布线

在PCB上独立的层作为DVCC、DGND、AVCC和AGND。对于这个最优方案，AGND 和DGND层仅仅在电源供应源头连在一起。这确保这两层有同样的地电位，当来自数字电路的噪声传输到模拟电路时将减到最少。

这个电源和地层接近允许元件引脚直接通过过孔连接到GND层或是VCC层，以代替布线。因为布线变为更长，寄生电容、电感和相邻引线耦合噪声增加。

由于成本原因和其它设计条件，在PCB上增加额外层不会永远可行的。例如，如果模拟元件的数量少于数字元件的情况，仅仅对于模拟元件，使用专门的电源层和地层是不合理的。作为替代，在一个信号层上连接到模拟电源的引线，加宽布线宽度可以改善（图5）。这条布线被制造成多数时间宽于规定信号线，以便获得最小的合计阻抗，并且能够有足够裕量去代替一个“层”。一样的观念可以应用到模拟地。在另外层上，不同宽度的布线或是接近于模拟元件安置的导电金属岛屿可以提供地“层”。模拟地“层”在电源的源头连接到DGND，以获得最小噪声。这个方法还允许用于用通孔连接到表贴元件，以提供地。

Technique 4: Shorten the Current Loops as Much as Possible技巧4：尽可能短的电路环

在高速电路中，信号电路到地的路径总是沿着最短距离。在PCB上，最低的自感应路径被查找。较大的电路环路由于增加寄生电容和贡献常模/共模干扰，会增加信号上升时间。

增加旁路或是退藕电容可以缩短模拟和数字VCC到地的返回路径，所以减少了对于IO开关的噪声。需要选择低电感和地内阻的电容。防止这些电容到尽可能接近模拟和数字VCC引脚。旁路电容提供局部能量储存和提供开关电路需要的动态电流。旁路电容必须足够大，以便提供需要的电流达到几ns。

The amount of current the capacitor needs to source depends on the load that the device output is driving and the voltage dips that can be tolerated. EQ2显示如何计算对于一个器件在3.3V带有12个输出的电容量需求。每个输出驱动70Ω负载，这样假定非常大于驱动输出电阻。

未完，下接第三部分