[技术相关] PLL_FB_DIV负责什么?

[复制链接]
 楼主| q1ngt12 发表于 2023-7-22 16:45 | 显示全部楼层 |阅读模式
PLL_FB_DIV如果是例程的75没法跑起来进HardFault,改成60就可以跑起来了,这是怎么回事儿?
华芯微特FAE 发表于 2023-7-24 18:58 | 显示全部楼层
请问您用的mcu型号是
zhizia4f 发表于 2023-12-17 23:20 | 显示全部楼层
估计是频率分频系数吧
b5z1giu 发表于 2023-12-17 23:56 | 显示全部楼层
你这个估计75是超频了?可能就跑不起来了呗
ex7s4 发表于 2023-12-18 07:21 | 显示全部楼层
你用示波器看看你的晶振呗,看有波形不
l1uyn9b 发表于 2023-12-18 09:23 | 显示全部楼层
一般来说,进入到硬件中断就是硬件配置的故障吧
lamanius 发表于 2023-12-18 10:33 | 显示全部楼层
那你就按照60这个数跑呗
t1ngus4 发表于 2023-12-18 11:11 | 显示全部楼层
PLL的功能
参考一下这个,https://mcu.eetrend.com/content/2022/100558673.html
liu96jp 发表于 2023-12-18 11:18 | 显示全部楼层
你用的那款MCU啊?
tax2r6c 发表于 2023-12-18 12:12 | 显示全部楼层
看PLL就知道是倍频啊,so,你懂得
w2nme1ai7 发表于 2023-12-18 13:12 | 显示全部楼层
改成60说明时钟配置都正常呗,你改成75不正常呗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

46

主题

1507

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部