降低噪声和电磁干扰原则

  1） 尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）；

  2）  用串联电阻的方法来降低电路信号边沿的跳变速率；

  3） 石英晶振外壳要接地；

  4） 闲置不用的们电路不要悬空；

  5） 时钟垂直于IO线时干扰小；

  6） 尽量让时钟周围电动势趋于零；

  7） IO驱动电路尽量靠近pcb的边缘；

  8） 任何信号不要形成回路；

  9） 对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略；

  10） 通常功率线、交流线尽量在和信号线不同的板子上。