21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 求教ISE中PLL的问题
返回列表 发新帖我要提问

求教ISE中PLL的问题

[复制链接]
 楼主| 醉小清风 发表于 2015-7-15 15:53 | 显示全部楼层 |阅读模式
PLL, se, core, 时钟, AN
请问SPAN6的PLL调用可以用来做时钟延迟么?      调用core时应该怎么设置呢?  谢谢!!

回复 赏

举报

相关帖子
ococ 发表于 2015-7-15 16:44 | 显示全部楼层
设置相位偏移就可以了。
回复 赏

举报

评分

参与人数 1威望 +1 收起 理由
醉小清风 + 1 赞一个!

查看全部评分

 楼主| 醉小清风 发表于 2015-7-17 09:10 | 显示全部楼层
ococ 发表于 2015-7-15 16:44
设置相位偏移就可以了。

我按照例化的方式调用了PLL core,  但是综合编译出现错误说是引脚不存在.....
回复 赏

举报

 楼主| 醉小清风 发表于 2015-7-17 09:13 | 显示全部楼层
ococ 发表于 2015-7-15 16:44
设置相位偏移就可以了。

xilinx的core   修改相位只能改角度吗?不像altera的可以直接设置相位角度或者直接是延迟时间
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

醉小清风

20

主题

70

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部