MKL25Z128V4的ADC问题

发表于 2015-8-17 13:51

当时钟设为BLPE模式时，外部晶振为32.768KHz，内部ADC是不是不能达到16bit呢？谢谢！

发表于 2015-8-17 14:56

可以啊，只要参考手册没有特别指明就是可以的

发表于 2015-8-17 15:40

能不能达到16bit不只和这些有关系吧

发表于 2015-8-17 22:15

FSL_TICS_Jeremy 发表于 2015-8-17 14:56
可以啊，只要参考手册没有特别指明就是可以的

不对吧，ADC时钟频率至少要1MHz以上吧？

发表于 2015-8-18 08:21

zhxingyu 发表于 2015-8-17 22:15
不对吧，ADC时钟频率至少要1MHz以上吧？

对的，16位ADC需要最少2Mhz，我把ADC的system clock当成ADC的时钟来源啊，所以认为是可以的

发表于 2015-8-18 08:23

4楼说的很对，我把ADC的system clock当成ADC的时钟来源啊，所以认为是可以的，其实bus clock才是ADC的时钟来源，而且在VLPR下，最高频率是1MHz

发表于 2015-8-18 08:58

是有个专门的寄存器来选择ADC的分辨率的吧，请看看数据手册

发表于 2015-8-18 14:06

FSL_TICS_Jeremy 发表于 2015-8-18 08:23
4楼说的很对，我把ADC的system clock当成ADC的时钟来源啊，所以认为是可以的，其实bus clock才是ADC的时钟 ...

在VLPR模式下，bus最高频率为4MHz吧？

发表于 2015-8-19 09:32

zhxingyu 发表于 2015-8-18 14:06
在VLPR模式下，bus最高频率为4MHz吧？

不是，为1MHz

发表于 2015-8-20 16:16

FSL_TICS_Jeremy 发表于 2015-8-19 09:32
不是，为1MHz

是1MHz，中文文档上是4MHz，中文文档好多错误。

发表于 2015-8-20 16:18

FSL_TICS_Jeremy 发表于 2015-8-18 08:23
4楼说的很对，我把ADC的system clock当成ADC的时钟来源啊，所以认为是可以的，其实bus clock才是ADC的时钟 ...

ADC的时钟来源必须选BUS时钟吗？能选择系统时钟吗？或内核时钟吗？

发表于 2015-8-21 08:47

zhxingyu 发表于 2015-8-20 16:18
ADC的时钟来源必须选BUS时钟吗？能选择系统时钟吗？或内核时钟吗？

针对KL25只能选BUS clock, bus clock/2, OSCERCLK，以及ADC内部集成的ADACK作为其时钟源，不同的MCU可能有些区别，这就需要你去浏览参考手册来确认啊

[技术问题解答] MKL25Z128V4的ADC问题