关于5V容忍IO 的 VDD_FT 的看法

发表于 2008-1-18 19:43

关于5V容忍IO 的 VDD_FT 的看法

根据我对手上的芯片测试,发现所谓5V承受的 IO 口,就是对 VDD 脚的那个 ESD 二极管有 1.7V 以上的电压(我用万用表测试的结果大约是1.9V)所以可能那对 VDD 的二极管是3个二极管的串联.
为了方便(节省二极管), 把所有管脚的这三个二极管中靠近 vdd 的那二个二极管共享,然后这共享的连接点就成为 VDD_FT 了.

发表于 2008-1-18 20:16

最好画个图，估计文字说明，帖子一晃就过去了。画个图，更多人明白。是好事。

发表于 2008-1-18 20:18

N个二极管并联，再和一个二极管串联

我推测应该是楼主说的第一种情况，按照IC的制程，放几个PN结束比到处拉线节约资源（dice面积），跟我们layout不太相同。

发表于 2008-1-18 21:32

说不定芯片真的是那样设计的...1楼至少给出了一种合理解释，呵呵

发表于 2008-1-18 21:37

开群英会呢？哈哈~~~~

发表于 2017-3-17 15:51

这5V容忍IO，如果外部加1K上拉到5V，将该IO设为输入，IO电压能维持在5V吗？

关于5V容忍IO 的 VDD_FT 的看法

相关帖子

AIRWILL作了实事，应该学习。

哈哈

1楼强的

刚刚吃顿饭的功夫，你们就在这里华山论剑啦

浏览过的版块

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

核心会员奖章

技术导师奖章