21ic电子技术开发论坛 › 单片机与嵌入式系统 › 英飞凌MCU论坛 › CSD模块会自动改变VC1、VC2、VC3分频系数
返回列表 发新帖我要提问

CSD模块会自动改变VC1、VC2、VC3分频系数

[复制链接]
 楼主| yangbo_zd 发表于 2008-9-17 10:12 | 显示全部楼层 |阅读模式
sd模块, sd, 串口, 触摸, 触摸按键
那我怎么才能保证使用CSD时，串口的波特率不变呢？

想了半天也没有想出有什么解决办法。我是想用串口把触摸按键的键值输出。
回复 赏

举报

相关帖子
PSoC_Rock 发表于 2008-9-18 11:04 | 显示全部楼层

在用串口把触摸按键的键值输出之前重新设置VC1,VC2,VC3

再调用串口程序,用串口把触摸按键的键值输出.
回复 赏

举报

 楼主| yangbo_zd 发表于 2008-9-18 11:57 | 显示全部楼层

VC1、VC2、VC3系数怎么设置

有库函数吗？
回复 赏

举报

PSoC_Rock 发表于 2008-9-18 15:04 | 显示全部楼层

不用库函数

直接设寄存器：

OSC_CR1
This register selects the divider value for variable clocks 1 and 2 (VC1 and VC2).

7:4 VC1 Divider[3:0] Internal Main Oscillator External Clock
0h 24 MHz EXTCLK / 1
1h 12 MHz EXTCLK / 2
2h 8 MHz EXTCLK / 3
3h 6 MHz EXTCLK / 4
4h 4.8 MHz EXTCLK / 5
5h 4 MHz EXTCLK / 6
6h 3.43 MHz EXTCLK / 7
7h 3 MHz EXTCLK / 8
8h 2.67 MHz EXTCLK / 9
9h 2.40 MHz EXTCLK / 10
Ah 2.18 MHz EXTCLK / 11
Bh 2.00 MHz EXTCLK / 12
Ch 1.85 MHz EXTCLK / 13
Dh 1.71 MHz EXTCLK / 14
Eh 1.6 MHz EXTCLK / 15
Fh 1.5 MHz EXTCLK / 16
3:0 VC2 Divider[3:0] Internal Main Oscillator External Clock
0h (24 / (OSC_CR1[7:4]+1)) / 1 (EXTCLK / (OSC_CR1[7:4]+1)) / 1
1h (24 / (OSC_CR1[7:4]+1)) / 2 (EXTCLK / (OSC_CR1[7:4]+1)) / 2
2h (24 / (OSC_CR1[7:4]+1)) / 3 (EXTCLK / (OSC_CR1[7:4]+1)) / 3
3h (24 / (OSC_CR1[7:4]+1)) / 4 (EXTCLK / (OSC_CR1[7:4]+1)) / 4
4h (24 / (OSC_CR1[7:4]+1)) / 5 (EXTCLK / (OSC_CR1[7:4]+1)) / 5
5h (24 / (OSC_CR1[7:4]+1)) / 6 (EXTCLK / (OSC_CR1[7:4]+1)) / 6
6h (24 / (OSC_CR1[7:4]+1)) / 7 (EXTCLK / (OSC_CR1[7:4]+1)) / 7
7h (24 / (OSC_CR1[7:4]+1)) / 8 (EXTCLK / (OSC_CR1[7:4]+1)) / 8
8h (24 / (OSC_CR1[7:4]+1)) / 9 (EXTCLK / (OSC_CR1[7:4]+1)) / 9
9h (24 / (OSC_CR1[7:4]+1)) / 10 (EXTCLK / (OSC_CR1[7:4]+1)) / 10
Ah (24 / (OSC_CR1[7:4]+1)) / 11 (EXTCLK / (OSC_CR1[7:4]+1)) / 11
Bh (24 / (OSC_CR1[7:4]+1)) / 12 (EXTCLK / (OSC_CR1[7:4]+1)) / 12
Ch (24 / (OSC_CR1[7:4]+1)) / 13 (EXTCLK / (OSC_CR1[7:4]+1)) / 13
Dh (24 / (OSC_CR1[7:4]+1)) / 14 (EXTCLK / (OSC_CR1[7:4]+1)) / 14
Eh (24 / (OSC_CR1[7:4]+1)) / 15 (EXTCLK / (OSC_CR1[7:4]+1)) / 15
Fh (24 / (OSC_CR1[7:4]+1)) / 16 (EXTCLK / (OSC_CR1[7:4]+1)) / 16


OSC_CR3：

7:0 VC3 Divider[7:0] Refer to the OSC_CR4 register.
00h Input Clock
01h Input Clock / 2
02h Input Clock / 3
03h Input Clock / 4
... ...
FCh Input Clock / 253
FDh Input Clock / 254
FEh Input Clock / 255
FFh Input Clock / 256
回复 赏

举报

rocky_bian 发表于 2010-3-30 11:03 | 显示全部楼层
这个帖子不错，值得学习
回复 赏

举报

rocky_bian 发表于 2010-3-30 13:59 | 显示全部楼层
不知道实用不实用  实践了下 似乎不灵
回复 赏

举报

beny5566 发表于 2010-3-30 18:13 | 显示全部楼层
应该可以啊。
回复 赏

举报

lobby 发表于 2010-3-30 18:58 | 显示全部楼层
我也试了下，好像有点问题。
回复 赏

举报

swolf 发表于 2010-3-30 19:28 | 显示全部楼层
又学到新东西了，
一会去试试。
回复 赏

举报

贾君鹏子 发表于 2010-4-1 15:01 | 显示全部楼层
版主还会出错？
回复 赏

举报

fox411 发表于 2010-4-3 01:13 | 显示全部楼层
还需重置一个寄存器，OSC_CR4, 选择VC3的时钟输入源。CSD调用SetScanMode后会自动将VC3的时钟源设置成VC2，并根据resolution和scanspeed设置相应的VC1，VC2，VC3
回复 赏

举报

易达口香糖 发表于 2010-4-6 20:36 | 显示全部楼层
好早的帖子……
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yangbo_zd

28

主题

106

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部