基于FPGA的LCD&VGA控制器设计

发表于 2009-5-14 14:14

介绍了基于FPGA的图形式LCD&VGA控制器的设计，详细讨论了用VHDL设计行场扫描时序的方法，这种设计方法稍作改动便可产生任意行场扫描时序，具有很好的可重用性。该控制器已成功地在某型飞机座舱图形显示系统中使用。      飞机座舱图形显示系统已发展到第六代，即采用有源矩阵彩色液晶显示器AMLCD（Active Matrix Liquid Crystal Display）。当前高分辨率的军用AMLCD显示模块还只能依靠进口，且控制电路板须安装在该显示模块提供的机箱内。这种安装方式对AMLCD控制电路板的尺寸要求高，要求尽可能减少所设计电路板的尺寸。在笔者设计的新一代飞机座舱图形显示系统中使用了大规模现场可编程门阵列FPGA（Field Programmable Gata Array），这种设计方式可以将以前需要多块集成芯片的电路设计到一块大模块可编程逻辑器件中，大大减少了电路板的尺寸，增强了系统的可靠性和设计的灵活性。本文详细介绍了已在实际项目中应用的基于FPGA的图形式AMLCD控制器设计，这种设计方法稍作修改即可应用于常见VGA视频接口电路的设计。      1 图形显示系统简介      图1是飞机座舱图形显示系统结构框图。图中处理器采用AD公司的ADSP21061芯片，AMLCD采用Korry公司的KDM710全彩色液晶显示模块，该模块为5×5英寸、600×600分辨率彩色液晶显示模块，24位数字RGB输入。两个帧存A和B采用IDT公司的71V424高速异步静态RAM，系统采用两个帧存轮流操作的方法：当DSP向其中一个帧存写象素时，由FPGA构成的帧存控制器将另一个帧存中的象素顺序读出送给AMLCD，反之亦然。图形显示系统通过IDT公司的71V04双口RAM接收主机的显示信息。图1中的帧存控制器和视频控制器由Xilinx公司的SpartanII芯片XS2S50实现。      2 KMD710显示模块      如图1所示，美国Korry公司提供的KDM710全彩色液晶显示模块接口信号主要如下几组：3个8位RGB数字信号、行同步信号HSYNC、场同步信号VSYNC、数据使能信号DATA_EN和点时钟输入DCLK。根据AMLCD数据手册所需求的时序，确定扫描时序和相应的时序参数如图2所示。一般，图形终端显示器扫描制式与广播电视的标准有点不同，须根据显示模块所提供的时间要求来确定扫描时序，其中的行场同步的前后肩，可以根据需要进行微调，一般为了防止每行的第一个象素丢失，要求行同步后肩C与行同步脉冲宽B尽量相等。图2中的点时钟为20MHz，行周期为650个时钟周期，场周期为615个行周期（场频为50Hz）。      3 LCD&VGA控制器设计      设计行场扫描时序，一般有两种方式：查找表方式和编程逻辑方式。查找表方式主要由存储芯片构成，如SRAM、EPROM、PORM等。使用时，先根据所要产生的时序在存储单元写入相应的数值，查表时再从表内读出时应存储单元的数值，以形成扫描时序。扫描时序查找表分为行扫描时序查找表和场扫描时序查找表。场扫描时序查找表的输入时钟由行同步脉冲提供。用查找表形成时序的方法存在体积大、计算烦琐的缺点。随着大规模逻辑芯片的出现，利用编程逻辑方法产生行场扫描时序是一个发展方向。这种方法具有电路简单、功能强、修改方便、可靠性高等优点。图3为LCD控制器的框图。      在本设计中，点时钟DCLK由处理器DSP的系统时钟40MHz经数字锁相环二分频得到。点时钟驱动行时序生成器，产生图2所示的行同步信号HS和行消隐信号HB。为避免毛刺，控制器设计采用同步设计方法，如图3所示，行同步信号HS通过一个微分电路，产生一个点时钟周期宽的场时序生成器使能信号。在使能信号有效时，场时序生成器开始计数，并产生场同步信号VS和场消隐信号VB。行消隐信号HB和场消隐信号VB相与后即为数据使能信号DATA_EN。该数据使能信号作为产生帧存地址计数器的计数使能，以保证DATA_EN信号为高时，将象素送给AMLCD显示。在DCLK的上升沿，帧存地址计数器加一，帧存SRAM经过一段延时后，象素数据出现在总线上。在DCLK的下降沿AMLCD将数据读入。该LCD控制器的设计方法很容易用于VGA视频接口。在VGA接口电路的设计中，不需点时钟电路，只须将行同步信号与场同步信号输出，将数据使能信号作为复合消隐信号输入即可。产生行场扫描时序的VHDL描述如下：      entity seq_gen is      port(clk_seq : in std_logic；      rst_seq : in std_logic;      lcd_hs_out : out std_logic;      lcd_dataen : out std_logic;      lcd_vs_out : out std_logic;      pix_clk : out std_logic );      end seq_gen;      architecture rtl_seq_gen of seq_gen is      signal lcd_hb : std_logic;      signal lcd_hs : std_logic;      signal lcd_vb : std_logic;      signal lcd_vs : std_logic;      signal clken_vcount : std_logic;      begin      hcount: block      signal hcountreg :std_logic_vector(9 downto 0);      signal hz_temp : std_logic;      signal lcd_hz : std_logic;      begin      process (clk_seq,lcd_hz)      begin      if (lcd_hz = '1') then      hcountreg &lt= (others =&gt'0');      elsif clk_seq'event and clk_seq = '1' then      hcountreg &lt= hcountreg +1;      end if;      end process;      lcd_hb &lt= '0' when hcountreg &gt=600 and hcountreg &lt 650      else '1';      lcd_hs &lt='0' when hcountreg &gt=610 and hcountreg &lt 630      else '1';      hz_temp &lt= '1' when hcountreg = 650 else '0';      lcd_hz &lt=hz_temp or rst_seq;      end block hcount;      diff : block      signal inputrega : std_logic;      signal inputregb : std_logic;      begin      process(clk_seq)      begin      if clk_seq'event and clk_seq='1' then      inputregb &lt= inputrega;      inputrega &lt= not lcd_hs;      end if;      end process;      clken_vcount &lt= not inputregb and inputrega;      end block diff;      vcount : block      signal vcountreg : std_logic_vector(9 downto 0);      signal vz_temp : std_logic;      signal lcd_vz : std_logic;      begin      process (clk_seq,lcd_vz)      begin      if(lcd_vz='1')then      vcountreg &lt= (others =&gt '0');      elsif clk_seq'event and clk_seq = '1' then      if clken_vcount = '1' then      vcountreg &lt= vcountreg +1;      end if;      end if;      end process;  lcd_vb &lt= '0' when vcountreg &gt=600 and vcountreg &lt 615  else '1';  lcd_vs &lt='0' when vcountreg &gt=607 and vcounreg &lt 610  else '1';  vz_temp &lt= '1' when vcountreg = 615 else '0';  lcd_vz &lt= vz_temp or rst_seq;  end block vcount;  pix_clk &lt=clk_seq;  lcd_dataen &lt=lcd_hb and lcd_vb;  lcd_hs_out &lt=lcd_hs;  lcd_vs_out &lt=lcd_vs;  end rtl_seq_gen;  这种用VHDL产生扫描时序的方法简单、易读，并且易于修改。在代码中只须修改一些时序参数就能产生任意时序的波形，具有很好的可重用性。用FPGA Express 3.5半VHDL代码综合后，通过Foundation 3.1i进行布局和布线，用Foundation提供的门级仿真工具产生的行扫描时序仿真图如图4所示。  采用FPGA技术设计的AMLCD控制器，大大减少了电路板的尺寸，同时增加了系统可靠性和设计灵活性。这种用VHDL语言实现现行场扫描时序生成器的方法，具有简便。易读和可重用性强的特点。该AMLCD控制器已用Xilinx公司的SpartanII系列器件XC2S50实现，并在飞机座舱图形显示系统中实现应用。

发表于 2009-5-15 09:39

[Actel FPGA] 基于FPGA的LCD&VGA控制器设计

相关帖子

re

浏览过的版块