21ic电子技术开发论坛 › 已关闭版块 › ZLG › easyfpge030时钟问题
返回列表 发新帖我要提问

[Actel FPGA] easyfpge030时钟问题

[复制链接]
 楼主| rainfq 发表于 2009-10-11 11:50 | 显示全部楼层 |阅读模式
ge, 时钟, TI, SCALE, FPGA
verilog语言中可以定义`timescale，然后就直接能用#time进行延时了。在easyfpga030例程中，我没有发现任何#time延时的用法，需要时间刻度时，都是用13引脚引入晶振频率，然后计数的方法得到一定的时间，这样也太麻烦了。
我想咨询的是actel的fpga不支持`timescale然后直接延时的方法，还是030这个系列型号不行？
回复 赏

举报

相关帖子
synics 发表于 2009-10-24 20:50 | 显示全部楼层
这个问题，你怎么才问啊！
回复 赏

举报

synics 发表于 2009-10-24 20:51 | 显示全部楼层
你使用之前，先看看相关的说明书
回复 赏

举报

synics 发表于 2009-10-24 20:51 | 显示全部楼层
他们的编辑器不一样！肯定有一些问题。
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

rainfq

1

主题

1

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部