Image
Image

synics

+ 关注

粉丝 0     |     主题 38     |     回帖 161

请大家帮我看看,VHDL 语句的毛病
2009-10-24 21:07
  • ZLG
  • 2
  • 1537
  原因很简单,我不知道你想干什么  
  呵呵,只回答问题,不看程序啦  
FPGA里面的一个寄存器可读又可写,为什么写总是不正确呢?
2009-10-24 21:05
  • ZLG
  • 3
  • 1622
  你要是想知道,就看看上面的那个问题。  
  我已经回答了这个问题。  
  恩,还是这个问题  
Verilog开发130例
2011-12-21 15:45
  • ZLG
  • 49
  • 6615
  但是,谢谢你。  
  只是,你给的这个东西,还是不太全。  
  我觉得也是这样,不过还是想自己编辑一下程序  
  我也来顶一下  
DM642用于图像采集的问题
2009-10-25 10:34
  • ZLG
  • 5
  • 1316
  不过你可以到ZLG网站上看看。有没有相关的选项。  
  呵呵,突然问起这个问题,还真有一点回答不上来!  
easyfpge030时钟问题
2009-10-24 20:51
  • ZLG
  • 3
  • 1571
  他们的编辑器不一样!肯定有一些问题。  
  你使用之前,先看看相关的说明书  
  这个问题,你怎么才问啊!  
Libero 8.5 进入布局布线时出现的问题!
2009-10-24 20:42
  • ZLG
  • 3
  • 4360
  到底是因为什么硬件连不上!  
  要是有软件吻和,硬件肯定不难连,我是一个做硬件的,我试过。你好好说  
  出了什么问题?你说说  
FPGA里面的一个寄存器要求可读又可写。写为什么总不正确?
2009-10-25 10:31
  • ZLG
  • 7
  • 1791
  不同的总线,时钟不一样的。呵呵,类似不是一样啊!  
  又一个个性的问题  
在程序注册了二个函数,只有一个可以运行
2009-10-24 20:39
  • ZLG
  • 2
  • 1524
  你先别用中断,先看看能运行吗。  
2
3
近期访客