21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › [知识] verilog 编程时，最好不要使用循环语句 ...
返回列表 发新帖我要提问

[知识] verilog 编程时，最好不要使用循环语句

[复制链接]
 楼主| wangjun88 发表于 2010-8-26 09:32 | 显示全部楼层 |阅读模式
verilog, 编程, 硬件, verilog编程, FOR
verilog 编程时，最好不要使用循环语句
verilog 编程时，for等循环语句是不可综合的，建议用计数器实现。
最好不要使用循环语句，毕竟硬件描述语言越抽象实现就越不容易，并且越占用资源。
硬件也讲算法。

回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wangjun88

80

主题

251

帖子

5

粉丝
快速回复 在线客服 返回列表 返回顶部
wangjun88

80

主题

251

帖子

5

粉丝
快速回复 在线客服 返回列表 返回顶部