[VHDL] mig产生ddr2控制器,有verilog的吗?

[复制链接]
 楼主| yaopingdian 发表于 2010-11-3 22:24 | 显示全部楼层 |阅读模式
我用的10.1.3的ise版本,打算用mig产生ddr2的控制器。请问在哪设置ip核描述的语言是verilog或者vhdl?
supperpippo 发表于 2010-11-4 14:45 | 显示全部楼层
在project options  里面那个generation里面的design entry 里面就可以设置
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:Hunger defines me.

0

主题

18

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部
个人签名:Hunger defines me.

0

主题

18

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部