21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › 如何使用VHDL描述单脉冲发生？
返回列表 发新帖我要提问

如何使用VHDL描述单脉冲发生？

[复制链接]
 楼主| lyghj 发表于 2007-7-26 17:27 | 显示全部楼层 |阅读模式
VHDL, 单脉冲, ST, 时钟, hz
输入：CLK,ST；输出OUT<br /><br />ST为一个1微妙宽度的脉冲，CLK是1000HZ的时钟。<br />需要实现如下功能：ST出现后，在其上升沿之后最靠近的CLK的上升沿OUT有效，同时开始对CLK计数，当计数值到100以后OUT无效。<br /><br />请教有经验的DX给一个VHDL的例子，谢谢！
回复 赏

举报

相关帖子
 楼主| lyghj 发表于 2007-7-27 10:21 | 显示全部楼层

研究中，谢谢！

  
回复 赏

举报

 楼主| lyghj 发表于 2007-7-27 11:35 | 显示全部楼层

起始要求好像高了点

ST这个信号是单片机发出的，宽度可以大一些，比如2毫秒或者3毫秒，如果这样的话，是不是整个流程要简单一些？
回复 赏

举报

liudewei 发表于 2007-7-27 12:13 | 显示全部楼层

是的，就只需要CLK就可以搞定，初始化必须加。

  
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lyghj

28

主题

197

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部