21ic电子技术开发论坛 › 综合技术交流 › 新手园地 › 用VHDL设计一个三角波出现的问题
返回列表 发新帖我要提问

用VHDL设计一个三角波出现的问题

[复制链接]
 楼主| 77muke 发表于 2008-7-23 15:02 | 显示全部楼层 |阅读模式
三角波, VHDL设计, 时钟, 电阻, 调试
用VHDL设计一个三角波出现的问题，为了得到64个时钟周期为一个周期的三角波，对于8位D/A电阻转换网络，输出Q每次加8.调试时出现的波形总有两个点会跳变。请教这是什么原因。谢谢。
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

77muke

34

主题

78

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
77muke

34

主题

78

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部