VHDL设计 标签:

VHDL设计

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
使用VHDL设计的QuartusⅡ仿真详细资料说明 attach_img
hd ，Quartus ，VHDL设计 ，仿真 ，AC ，模拟
EDA 技术 gaochy1126 2021-6-25 23 11973 gaochy1126 2021-6-30 21:59
基于FPGA的数字秒表的VHDL设计 attachment
FPGA ，数字秒表 ，VHDL设计 ，AC
FPGA论坛 dameihuaxia 2021-5-14 0 426 dameihuaxia 2021-5-14 15:15
《FPGA权威指南(英文版)》 attachment
FPGA ，AC ，hd ，pga设计 ，VHDL设计
EDA 技术 gaochy1126 2020-11-13 0 602 gaochy1126 2020-11-13 10:20
用VHDL设计通用异步接收_发送器 attachment
异步 ，发送器 ，VHDL设计 ，AC
FPGA论坛 dameihuaxia 2020-10-31 1 451 雷北城 2021-3-24 15:04
FPGA开发实例之用VHDL设计七人表决器 attach_img
开发实例 ，VHDL设计 ，FPGA开发 ，Pay ，AC
FPGA论坛 必过源码 2019-8-30 0 630 必过源码 2019-8-30 00:42
VHDL设计的微型打印机控制器技术
微型打印机 ，控制器 ，VHDL设计 ，接口 ，TPU
EDA 技术 梅花望青竹 2013-8-14 8 1623 VBird769 2013-8-23 22:02
一种用 VHDL设计实现的有线电视机顶盒信源发生方案
有线电视 ，信源 ，VHDL设计 ，信号 ，引脚
FPGA论坛 lzmm 2012-12-25 8 2032 mentoscui 2013-1-29 00:23
一种用VHDL设计嵌入式Web Server的方案
VHDL设计 ，server ，嵌入式Web ，WebServer ，tc
FPGA论坛 wmsk 2012-9-27 0 1937 wmsk 2012-9-27 11:16
【求助】VHDL设计多位全加器 attachment
HDL ，VHDL ，VHDL设计 ，hd ，代码
FPGA论坛 lixin6886518 2010-10-4 2 2562 ttkz 2010-11-22 00:29
VHDL设计举例：伪随机数产生器
伪随机数 ，VHDL设计 ，AN ，se ，ST
FPGA论坛 nan678 2010-8-20 1 3976 jytan_yjs11 2015-7-8 16:48
VHDL设计举例：步进电机控制器程序设计
步进电机控制器 ，VHDL设计 ，ST ，ic ，logic
FPGA论坛 yun888 2010-8-19 1 2820 jytan_yjs11 2015-7-8 17:45
关于VHDL设计可逆计数器的问题
VHDL设计 ，可逆计数器 ，se ，ST ，TE
EDA 技术 6666lf 2008-8-11 9 4800 g19860529 2008-11-9 13:21
用VHDL设计一个三角波出现的问题
三角波 ，VHDL设计 ，时钟 ，电阻 ，调试
新手园地 77muke 2008-7-23 0 1419 77muke 2008-7-23 15:02
请教：用VHDL设计直流电机64级PWM波形细分
直流电机 ，VHDL设计 ，PWM波
新手园地 77muke 2008-6-14 0 1361 77muke 2008-6-14 10:50
测试您的VHDL设计技巧
VHDL设计 ，hz ，vhdl语言 ，信号 ，晶振
EDA 技术 liangzhitu 2007-9-19 3 2030 风中De舞者 2007-9-24 08:02
如何用VHDL设计取样率变换？
HDL ，VHDL ，VHDL设计 ，hd ，音频
EDA 技术 xubanghui 2007-7-2 0 1405 xubanghui 2007-7-2 22:08
求助:vhdl实现8位乘法器
VHDL ，乘法器 ，maxplus ，函数 ，VHDL设计
EDA 技术 hurdheard 2007-5-28 0 2134 hurdheard 2007-5-28 16:33
VHDL设计中信号与变量问题的探讨
VHDL设计 ，信号 ，ni ，ST ，logic
通信技术 莫雨 2007-5-9 0 1889 莫雨 2007-5-9 17:02
VHDL设计中信号与变量问题的探讨
VHDL设计 ，信号 ，ni ，ST ，logic
通信技术 莫雨 2007-5-9 0 1685 莫雨 2007-5-9 17:02
基于FPGA的UART 16倍频采样的VHDL设计
UART ，倍频 ，VHDL设计 ，FPGA ，时钟
FPGA论坛 kkzz 2012-11-25 1 1582 kkzz 2012-11-25 13:57