电源问题

发表于 2020-7-18 20:48

现在以ASIC、DSP、FPGA等组成的系统中芯片都是低功耗设计，供电部分也变得越来越复杂。不仅对不同电平值的电压精度、输出电流、纹波、冲击等要求十分严格，而且同一个芯片的不同电平的上电时序也有了要求。整个系统的电源设计都采用了美国德州仪器公司的电源器件。　　ADSP2183的供电相对比较简单，这里主要讨论FPGA的供电。手册规定，EP2S30F484的电源基本分为这几种：核心供电(Vccint)为1.2V；各个BANK的I/O口供电(Vccio)，锁相环数字供电(Vccpll_d)为1.2V，锁相环模拟供电(Vccpll_a)为1.2V。还有Vccpd为3.3V)，它是StratixII FPGA新定义的一个供电，其作用是为所有相关的3.3V/2.5V的配置输入缓冲器和JTAG相关引脚提供稳定可靠的供电。它要求从0～3.3V的抬升时间必须小于100ms，否则Stratix II FPAG将不能配置成功。
现在以ASIC、DSP、FPGA等组成的系统中芯片都是低功耗设计，供电部分也变得越来越复杂。不仅对不同电平值的电压精度、输出电流、纹波、冲击等要求十分严格，而且同一个芯片的不同电平的上电时序也有了要求。整个系统的电源设计都采用了美国德州仪器公司的电源器件。　　ADSP2183的供电相对比较简单，这里主要讨论FPGA的供电。手册规定，EP2S30F484的电源基本分为这几种：核心供电(Vccint)为1.2V；各个BANK的I/O口供电(Vccio)，锁相环数字供电(Vccpll_d)为1.2V，锁相环模拟供电(Vccpll_a)为1.2V。还有Vccpd为3.3V)，它是StratixII FPGA新定义的一个供电，其作用是为所有相关的3.3V/2.5V的配置输入缓冲器和JTAG相关引脚提供稳定可靠的供电。它要求从0～3.3V的抬升时间必须小于100ms，否则Stratix II FPAG将不能配置成功。

发表于 2020-7-18 20:49

如果确实不能保障这样苛刻的要求，就必须人为地把nCONFIG信号强制拉低

发表于 2020-7-18 20:54

1.2V(Vccpll_a/Vccpll_d)是TP73633提供，3.3V(Vccpd)是TP78601提供，整个系统的3.3V供电是TP75533提供。

发表于 2020-7-18 20:55

直到其他电源达到设计的可靠状态，以确保配置过程的正确完成。

发表于 2020-7-18 21:00

其实在每种电源设计的时候，都加入了二极管反向保护和瞬态电压抑制器进行瞬间过冲保护。

发表于 2020-7-18 21:02

同一种电源的模拟和数字部分也用电感隔离开了，相应的模拟地层和数字地层之间也物理分隔开。。

发表于 2020-7-18 21:07

在合适的位置点用Ferrite Bead(铁氧体磁珠)做了连接，最大程度的减小EMI。

发表于 2020-7-18 21:09

主图像处理板是一块10层PCB的设计，电源和地就有4层，所有电源和部分时钟都在内电层或地层划分出来，信号层没有长距离的供电回路和时钟走线。。

发表于 2020-7-18 21:13

DSP电源设计包含很多内容，楼主应该只提了一部分。。

发表于 2020-7-18 21:15

是用DSP做电源吗？是不是有点大材小用了呢？

发表于 2020-7-18 21:20

模拟地和数字地之间0欧电阻隔开是惯例。

发表于 2020-7-18 21:21

电源要稳定可靠，还要做好保护。。

发表于 2020-7-18 21:27

模拟和数字部分用电感隔离开。

发表于 2020-7-18 21:28

配置DSP+FPGA的时候一般都是配置多个。

发表于 2020-7-18 21:33

电源方面——对不同电平值的电压精度、输出电流、纹波、冲击等要求十分严格..

发表于 2020-7-18 21:34

一切设计方案，电源是重中之重的。

发表于 2020-7-18 21:39

这个是有上电顺序的吧?

[应用相关] 电源问题

相关帖子

浏览过的版块

浏览过的版块