21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › verilog数据表示方法
返回列表 发新帖我要提问

verilog数据表示方法

[复制链接]
 楼主| wolfskin 发表于 2021-8-24 16:31 | 显示全部楼层 |阅读模式
verilog, 数据表, ST, Wire, TE, constant
本帖最后由 wolfskin 于 2021-8-24 16:33 编辑

想用verilog定义一个60位[59:0]的变量，该用何种形式定义？wire型。
直接用wire[59:0] temp = 455400859911164；    编译时提示：Decimal constant 455400859911164 is too large, using 1182548988 instead
回复 赏

举报

相关帖子
tyw 发表于 2021-8-24 16:51 | 显示全部楼层
〓◆ Verilog相关专辑 12册 143M ◆〓
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wolfskin

90

主题

212

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
wolfskin

90

主题

212

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部