终于有人总结了不同芯片的IO上下拉电阻的设计差异

发表于 2024-10-9 17:47

本帖最后由一个人破于 2024-10-9 17:49 编辑

#申请原创#芯片IO引脚的上下拉功能是产品设计时普遍常用的一种功能，但针对不同芯片的上下拉电阻设计，你真的清楚了吗？

1）上下拉电阻说明
上拉电阻（Pull-up resistor）：上拉电阻连接在IO引脚与电源电压之间。当IO引脚未被驱动时，上拉电阻将引脚电压拉高至接近电源电压水平。这可以防止引脚处于不确定的状态（即高阻态或浮空状态），从而有助于确保逻辑电平的一致性。

下拉电阻（Pull-down resistor）：下拉电阻则连接在IO引脚与地之间。当IO引脚未被驱动时，下拉电阻会将引脚电压拉低至接近地电平。与上拉电阻类似，这也有助于避免引脚处于不确定的状态，并且可以确保在没有其他控制信号作用时，引脚保持在低电平。

2）上下拉设计差异
我挑选了几款比较常用的芯片进行实验，手册对比。发现030、072、407芯片的IO上下拉电阻是输入输出共用，而103芯片的上下拉电阻是只有输入才有。
0ccd37fadcd32d14cba63097a16da442

发表于 2024-10-10 08:03

这个算不算原创呢？

发表于 2024-10-10 09:49

上下拉都用会怎么样

发表于 2024-10-10 10:06

被你发现新大陆了，人家只是放的位置不一样，都在一个网络上怎么说只有输入才有

发表于 2024-10-10 11:11

xiaoqi976633690 发表于 2024-10-10 10:06
被你发现新大陆了，人家只是放的位置不一样，都在一个网络上怎么说只有输入才有 ...

看破不说破

发表于 2024-10-10 16:02

发表于 2024-10-10 17:03

Chad1989 发表于 2024-10-10 11:11
看破不说破

你可以看下ST的手册描述，它是用虚线框起，会更形象的表达

发表于 2024-10-10 17:08

xiaoqi976633690 发表于 2024-10-10 10:06
被你发现新大陆了，人家只是放的位置不一样，都在一个网络上怎么说只有输入才有 ...

并不是简单的画的位置不一样，它的这个结构图是简化了

发表于 2024-10-10 18:28

mbutterfly 发表于 2024-10-10 09:49
上下拉都用会怎么样

得到中点电压。

发表于 2024-10-11 10:10

看芯片内部上下拉电阻的值

一个人破 · 发表于 2024-10-12 15:52

瞎扯蛋~~~~~~~

[APM32F1] 终于有人总结了不同芯片的IO上下拉电阻的设计差异

相关帖子

评论

浏览过的版块

精英会员奖章

奔腾之江水

十世金身

技术导师奖章

永恒之光奖章

坚毅之洋流

技术领袖奖章

七世轮回

社区建设奖章