本帖最后由 Alden 于 2025-6-25 12:44 编辑
#技术资源# #申请原创#
每一家MCU厂家的SDK写法和寄存器功能都有所不同,如果不熟悉的话就会配置错误,导致MCU运行不稳定。
接下来就已APM32E030的手册和SDK,解读下高速时钟的配置和相关注意事项。
实现了解MCU的高速时钟要先看下用户手册。
高速时钟源分内部时钟源和外部时钟源:
内部时钟源
内部时钟包含 HSICLK(高速内部时钟信号)和 LSICLK(低速内部时钟信号)。
HSICLK 时钟信号由内部 8MHz 的 RC 振荡器产生。不同芯片的 RC 振荡器频率不同,且同一颗芯片随着温度、电压的变化也会存在差异;每个芯片的 HSICLK 时钟频率在出厂前已经被厂家校准到 1%(25℃、VDD=VDDA=3.3V)
外部时钟源
外部时钟信号包括 HSECLK(高速外部时钟信号)和 LSECLK(低速外部时钟信号)。
外部的时钟源有两种:
⚫ 外部晶体/陶瓷谐振器(常规的无源晶振)
⚫ 用户外部时钟(有源晶振或者是其他芯片提供的时钟)
从E030的用户手册可以看出,E030的最大主频也就是SYSCLK最大是72Mhz。系统时钟源可以从HSECLK(外部时钟的时钟),PLLCLK(PLL的时钟)、HSICLK(内部8M时钟)这三个中来选择。
HSECLK的输入时钟范围是4~32Mhz,可通过PLL的分频器和倍频器配置成PLL最大72M主频。
HSICLK的时钟频率是8M,并且需要固定2分频到PLL的倍频器,最大16倍频,所以最大主频只能配到64Mhz.
系统时钟会再经过AHBPSC和APBPSC分频配置后到各外设。其中TMR的时钟需要注意,所有 TMRxCLK(定时器时钟)频率分配由硬件按以下 2 种情况自动设置:
⚫如果相应的 APB 预分频系数是 1,定时器的时钟频率与所在 APB 总线频率一致。
⚫否则,定时器的时钟频率被设为与其相连的 APB 总线频率的 2 倍
具体的寄存器在用户手册中,主要是时钟控制寄存器 1(RCM_CTRL1)和时钟配置寄存器 1(RCM_CFG1),具体功能可以查看用户手册。
除了RCM相关的寄存器,还有Flash的等待周期与预取使能与时钟相关需要注意。
理论部分主要就这些,更详细的建议查看用户手册,接下来是代码的相关部分。
芯片上电实现会运行到启动文件,初始化完中断向量表后会进入到SystemInit()函数进行默认的时钟初始化。
在SystemInit()函数中会复位时钟相关的寄存器,然后进入SystemClockConfig();进行默认的时钟初始化。
SystemClockConfig()会根据宏定义来进行时钟初始化。
SDK默认配置的是8M外部无源晶振,配置主频72M。
如果需要配置更低的主频,可以直接通过选择不同的宏定义来直接切换。
如果使用的外部高速晶振是其他频率,比如4M、12M、16M等,就不能直接修改宏定义来配置主频,还需要做如下修改。
1、将HSE_VALUE改成实际的晶振频率,例如使用12M晶振就修改成
- #define HSE_VALUE ((uint32_t)12000000)
2、修改PLL倍频系数寄存器PLLMULCFG=4,对应数据手册可以看到是6倍频12M*6=72M
如果产品应用对时钟精度要求不高,想不接外部晶振,使用内部晶振倍频到64M的操作。
1、屏蔽默认的使用外部晶振的宏定义
2、编写如下使用内部晶振的时钟初始化函数,在main函数中调用
|