求解

发表于 2013-11-26 10:26

ADC0804读使能端RD拉低再拉高可以读一次数据，DAC0832的WR一直低着就可以一直读数据，求教大神，怎样在时序图上确认是否需要先拉低再拉高读一次还是只要保持低电平就可以一直读数据？

发表于 2013-11-26 10:39

RD是读，WR是写信号，楼主用的应该是并行总线，RD和WR是方向控制信号，不是触发信号，只要信号在，数据是一直在线，随便怎么读的。时序图上不会表达读了多少次，因为并行口用硬件实现的时候不会多次读入，也做不到，只有你的软件模拟并行口的时候可以办到。

发表于 2013-11-26 10:54

NE5532 发表于 2013-11-26 10:39
RD是读，WR是写信号，楼主用的应该是并行总线，RD和WR是方向控制信号，不是触发信号，只要信号在，数据是一 ...

我的意思是为什么有的芯片在程序中每次RD=1;RD=0;RD=1;这样读走一次数据，而DAC0832的WR=0;不需要拉高就可以读走数据，我知道这是芯片设计的原因，我是不太会读时序图，我想知道这种区别在时序图上怎么看出来

发表于 2013-11-26 11:10

任何使用并行总线的芯片都是这样做的，你这个芯片因为是DAC，不存在读的问题，所以读信号线可能是无效的而已，具体情况请参看数据手册。

发表于 2013-11-26 11:14

路过

发表于 2013-11-26 11:21

我也是过来学习的

发表于 2013-11-26 13:11

时序图重要

发表于 2013-11-26 20:21

手册里各种操作的时序图都有的，多翻翻手册吧