21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › CPLD一路信号进去分成两路输出疑问
返回列表 发新帖我要提问

CPLD一路信号进去分成两路输出疑问

[复制链接]
 楼主| suiyicui 发表于 2014-2-23 09:54 | 显示全部楼层 |阅读模式
CPLD, 信号, 时钟, 时钟信号, 引脚
CPLD一路时钟信号进去如果不经过任何操作直接输出给一个引脚，波形很好。但是如果把这一路时钟信号不经过处理，而是分成两路时钟信号输出给两个引脚，则输出信号会在时钟上升沿的时候产生一个小的抖动！请教下这是什么问题，是负载阻抗不匹配引起的吗？
回复 赏

举报

相关帖子
zhangmangui 发表于 2014-2-23 20:14 | 显示全部楼层
不太懂   帮忙顶
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

suiyicui

1

主题

2

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部