21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Process will terminate 求解决
返回列表 发新帖我要提问

[verilog] Process will terminate 求解决

[复制链接]
 楼主| bitshiyan 发表于 2014-5-7 09:01 | 显示全部楼层 |阅读模式
TE, INA, PROCESS, AC, se
本帖最后由 bitshiyan 于 2014-5-7 09:12 编辑

NTERNAL_ERROR:Xst:cmain.c:3464:1.56 -  Process will terminate. For technical support on this issue, please open a WebCase with this project attached at http://www.xilinx.com/support.  
视频存储，使用了三个ram，之后xst出现上述错误，怎么解决？谢谢各路大神网站上有一个这样的解决办法，求解怎么实施？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
 楼主| bitshiyan 发表于 2014-5-7 15:19 | 显示全部楼层
已解决，定义wire变量即可。。。。。。。
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

bitshiyan

13

主题

96

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部
bitshiyan

13

主题

96

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部