【STM32F469I试用】+4.STM32CubeMX配置串口通信（轮询，中断，DM...
2018-3-19 23:59
- ST MCU
- 18
- 14439
FPGA某个引脚输出电压为1.66V，不是3.3V
2016-10-19 20:00
- FPGA论坛
- 8
- 1951
28v转5v隔离电源模块，输出电流5a以上
2016-1-31 20:45
- 模拟技术论坛
- 0
- 904
《FPGA设计技巧与案例开发详解-第二版》全套资料包
2023-5-3 17:19
- FPGA论坛
- 691
- 94792
xilinx SRIO激活
2018-7-19 14:41
- FPGA论坛
- 3
- 2224
关于xilinx fpga的电平配置
2016-1-4 09:21
- FPGA论坛
- 8
- 2698
用2块K7板子的MGT通道收发数据
2016-1-1 22:10
- FPGA论坛
- 1
- 843
求助：自己设计的FPGA板子无法进行JTAG下载
2016-9-22 16:09
- FPGA论坛
- 17
- 3988
Xilinx FPGA XC3S1600E-4FG320I 在整板带电加热后，功能失效，是怎么回事？求教
2016-1-1 21:51
- FPGA论坛
- 1
- 617
FPGA内部的块RAM如何实现大容量双口RAM
2016-3-29 16:47
- FPGA论坛
- 3
- 2664
18个手把手教你FPGA的入门实验（PDF+代码）
2018-10-14 11:38
- FPGA论坛
- 46
- 7618
Verilog串口通信问题
2017-12-17 11:24
- FPGA论坛
- 6
- 1927
PLL出来的几路时钟是否需要同步？
2014-12-8 10:39
- FPGA论坛
- 4
- 1868
视频图像处理
2014-11-29 21:33
- FPGA论坛
- 3
- 1425
需要几个5输入LUT组成一个6输入LUT，画出示意图
2014-10-2 10:34
- FPGA论坛
- 4
- 2445
普通I/O输入时钟使用DCM
2014-12-18 14:35
- FPGA论坛
- 3
- 1002
共享书籍:101 条 Verilog 和 SystemVerilog 设计陷阱
2018-9-21 08:19
- FPGA论坛
- 5
- 1610
2
3
近期访客