关于无源晶振并接电阻的问题

登录 · 发表于 2014-5-22 16:41

关于无源晶振并联电阻的电路怎么明白，如下图：

图一是芯片厂家提供的原理图中的晶振接法；图二是论坛帖子中的截图，附上链接 https://bbs.21ic.com/forum.php?mod=viewthread&tid=653764

有以下几个问题：
1、这两种接法有什么区别？各有什么优劣？
2、我准备用4脚的贴片晶体，多余两脚悬空还是接地？
3、限于板子宽度，晶体不能直接放到芯片XCLK脚旁边，电阻应如何放置，是靠近晶体还是靠近XCLK？
4、晶体频率为12M走过孔影响大吗？

发表于 2014-5-22 17:09

多数晶振不需要并电阻不过设计的时候应当预留位置
4脚的另外2个悬空即可
靠近芯片引脚
尽量选用贴片晶振和器件引脚在同一面

发表于 2014-5-22 17:16

jjjyufan 发表于 2014-5-22 17:09
多数晶振不需要并电阻不过设计的时候应当预留位置
4脚的另外2个悬空即可
靠近芯片引脚

这个晶振是给摄像头的主控芯片提供时钟的；
电阻采用的是0402封装，芯片距板边不到1.5mm，如果把电阻靠近芯片放就必须打过孔了，线宽准备选6mil
贴片晶振和芯片是在同一面的，但如果不打过孔的话，晶振的线就要靠近板子边沿了（长度不到2CM的），这样和过孔哪个更好一些。

发表于 2014-5-22 18:55

晶振电路的信号回路尽量不要用过孔，尤其所用晶体是泛音晶体时，12MHz已经不低了。

发表于 2014-5-22 19:38

1、第一种接法用的比较多，看FPGA的时钟电路，一般会串一个22欧左右的电阻；
2、还是悬空吧，哪天换有源晶振也方便，另外本来就悬空的，肯定有悬空的原因，不要去连了；
3、靠近晶体，时钟线尽量短，2根线最好对称；
4、最好不要引入过孔，时钟属关键信号，要特殊处理；
5、电容最好用NPO的；

发表于 2014-5-22 21:37

mmuuss586 发表于 2014-5-22 19:38
1、第一种接法用的比较多，看FPGA的时钟电路，一般会串一个22欧左右的电阻；
2、还是悬空吧，哪天换有源晶 ...

3、限于板子宽度，晶体不能直接放到芯片XCLK脚旁边，电阻应如何放置，是靠近晶体还是靠近XCLK？
关于第三个老游和二楼的答案不一样啊！

电阻靠近晶体可以将时钟线走板子边沿过，我尽量在时钟线外侧拉根地线吧！

关于无源晶振并接电阻的问题

本帖子中包含更多资源

相关帖子

浏览过的版块

技术高手奖章

以坛为家

甘甜之泉水

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

永恒之光奖章