打印

关于无源晶振并接电阻的问题

[复制链接]
4871|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
关于无源晶振并联电阻的电路怎么明白,如下图:


图一是芯片厂家提供的原理图中的晶振接法;图二是论坛帖子中的截图,附上链接 https://bbs.21ic.com/forum.php?mod=viewthread&tid=653764

有以下几个问题:
1、这两种接法有什么区别?各有什么优劣?
2、我准备用4脚的贴片晶体,多余两脚悬空还是接地?
3、限于板子宽度,晶体不能直接放到芯片XCLK脚旁边,电阻应如何放置,是靠近晶体还是靠近XCLK?
4、晶体频率为12M走过孔影响大吗?


相关帖子

沙发
jjjyufan| | 2014-5-22 17:09 | 只看该作者
多数晶振 不需要并电阻 不过设计的时候应当预留位置
4脚的另外2个悬空即可
靠近芯片引脚
尽量选用贴片晶振 和器件引脚在同一面

使用特权

评论回复
板凳
雨后晴天|  楼主 | 2014-5-22 17:16 | 只看该作者
jjjyufan 发表于 2014-5-22 17:09
多数晶振 不需要并电阻 不过设计的时候应当预留位置
4脚的另外2个悬空即可
靠近芯片引脚

这个晶振是给摄像头的主控芯片提供时钟的;
电阻采用的是0402封装,芯片距板边不到1.5mm,如果把电阻靠近芯片放就必须打过孔了,线宽准备选6mil
贴片晶振和芯片是在同一面的,但如果不打过孔的话,晶振的线就要靠近板子边沿了(长度不到2CM的),这样和过孔哪个更好一些。

使用特权

评论回复
地板
chunyang| | 2014-5-22 18:55 | 只看该作者
晶振电路的信号回路尽量不要用过孔,尤其所用晶体是泛音晶体时,12MHz已经不低了。

使用特权

评论回复
5
mmuuss586| | 2014-5-22 19:38 | 只看该作者
1、第一种接法用的比较多,看FPGA的时钟电路,一般会串一个22欧左右的电阻;
2、还是悬空吧,哪天换有源晶振也方便,另外本来就悬空的,肯定有悬空的原因,不要去连了;
3、靠近晶体,时钟线尽量短,2根线最好对称;
4、最好不要引入过孔,时钟属关键信号,要特殊处理;
5、电容最好用NPO的;

使用特权

评论回复
6
雨后晴天|  楼主 | 2014-5-22 21:37 | 只看该作者
mmuuss586 发表于 2014-5-22 19:38
1、第一种接法用的比较多,看FPGA的时钟电路,一般会串一个22欧左右的电阻;
2、还是悬空吧,哪天换有源晶 ...

3、限于板子宽度,晶体不能直接放到芯片XCLK脚旁边,电阻应如何放置,是靠近晶体还是靠近XCLK?
关于第三个老游和二楼的答案不一样啊!

电阻靠近晶体可以将时钟线走板子边沿过,我尽量在时钟线外侧拉根地线吧!

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

15

主题

249

帖子

0

粉丝