15
249
769
高级技术员
图1.jpg (65.66 KB )
下载附件
2014-5-22 16:32 上传
图二.JPG (58.84 KB )
使用特权
90
1万
4万
版主
jjjyufan 发表于 2014-5-22 17:09 多数晶振 不需要并电阻 不过设计的时候应当预留位置 4脚的另外2个悬空即可 靠近芯片引脚
170
19万
坛主
696
3万
10万
总工程师
mmuuss586 发表于 2014-5-22 19:38 1、第一种接法用的比较多,看FPGA的时钟电路,一般会串一个22欧左右的电阻; 2、还是悬空吧,哪天换有源晶 ...
发表回复 本版积分规则 回帖后跳转到最后一页
人才类勋章
时间类勋章
发帖类勋章
等级类勋章
0
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号