发布FPGA项目

锁存转发需求：<br />系统：下位机----（单字节+3bit）----锁存转发----（单字节+2bit）----上位机。<br />有一个单字节+3bit的信号，需要2us内将信号锁存，待上位机BUSY信号撤销时，锁存转发下一个字节，转发电路，想用FPGA/CPLD来实现。